[发明专利]非易失性存储器的位线升压在审
申请号: | 201980081403.4 | 申请日: | 2019-12-19 |
公开(公告)号: | CN113168873A | 公开(公告)日: | 2021-07-23 |
发明(设计)人: | 杨翔;权大元 | 申请(专利权)人: | 桑迪士克科技有限责任公司 |
主分类号: | G11C16/24 | 分类号: | G11C16/24;G11C16/32;G11C16/08;G11C16/04 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 马爽;臧建明 |
地址: | 美国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 非易失性存储器 升压 | ||
1.一种用于编程的NAND存储器预充电方法,所述方法包括:
接收编程命令;
将编程位线保持在低电压电平;
接通连接到存储器单元的竖直串的选择栅极漏极;
当所述选择栅极漏极处于高电平时,以恒定电流在第一预充电时间段内驱动禁止位线;
将编程位线升压延迟第二预充电时间段,同时继续驱动所述禁止位线以考虑所述禁止位线上的电阻电容(RC)延迟;以及
在所述第二时间段结束时将所述编程位线升压到编程电压电平。
2.根据权利要求1所述的方法,其中将编程位线升压延迟第二预充电时间段基于彼此相邻的所述编程位线和所述禁止位线的电容耦合来克服所述禁止位线中的所述RC延迟。
3.根据权利要求1所述的方法,其中所述禁止位线和所述编程位线以电容方式耦合。
4.根据权利要求1所述的方法,其中驱动所述禁止位线包括在所述禁止位线的近端处施加电压。
5.根据权利要求4所述的方法,其中延迟编程位线升压包括感测所述禁止位线的远端处的电压电平。
6.根据权利要求5所述的方法,其中感测包括在定位于所述位线的所述远端处的比较器处读取所述禁止位线的所述远端处的所述电压,以确定所述禁止位线的所述远端处的所述电压是否达到禁止电压电平。
7.根据权利要求5所述的方法,其中读取包括改变所述禁止线的所述远端处的感测存储器单元的状态,所述存储器单元在所述禁止位线的所述远端达到所述禁止电压时改变状态。
8.根据权利要求5所述的方法,其中读取包括改变连接到所述禁止位线的所述远端的相变存储器阵列的所述存储器单元中的相位。
9.根据权利要求5所述的方法,其中读取包括改变电阻存储器的所述存储器单元中的电阻,所述电阻存储器在所述禁止电压电平下改变电阻状态。
10.一种NAND存储器,所述NAND存储器包括:
多个位线,所述多个位线在相同层级上彼此相邻,所述位线从第一端伸长到第二端;
多个存储器串,所述多个存储器串具有多个存储器单元并被布置成行和列的阵列,所述多个存储器串连接到多个位线,其中所述多个位线中的一个位线限定所述阵列中的列;
多个字线,所述多个字线连接到所述阵列中的行;
位线驱动电路,所述位线驱动电路连接到所述多个位线的所述第一端;
感测电路,所述感测电路连接到所述多个位线的所述第二端;和
控制器电路,所述控制器电路电连接到所述位线驱动电路和感所述测电路,并被配置为:
将所述多个位线中的编程位线保持在低电压电平;
将连接到所述多个存储器串中的串的选择栅极漏极接通到高电平;
当所述选择栅极漏极处于所述高电平时,以恒定电流在第一预充电时间段内驱动所述多个位线中的禁止位线;
将编程位线升压延迟第二预充电时间段,同时继续驱动所述禁止位线以考虑所述禁止位线和与所述禁止位线相邻的所述编程位线中的所述RC延迟;以及
在所述第二时间段结束时将所述编程位线升压到编程电压电平。
11.根据权利要求10所述的存储器,其中所述控制电路被配置为将编程位线升压延迟第二预充电时间段以基于彼此相邻的所述编程位线和所述禁止位线的所述电容耦合来克服所述禁止位线中的所述RC延迟。
12.根据权利要求10所述的存储器,其中所述禁止位线和所述编程位线以电容方式耦合。
13.根据权利要求10所述的存储器,其中通过激活所述位线驱动电路来使所述位线驱动电路驱动所述禁止位线以在所述禁止位线的所述第一端处施加电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桑迪士克科技有限责任公司,未经桑迪士克科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980081403.4/1.html,转载请声明来源钻瓜专利网。