[发明专利]一种接口电路

说明书

本申请提供了一种接口电路，包括：放大器，第一开关，第二开关和第三开关，其中，放大器的输入端被耦合至接口电路的输入节点，放大器的输出端被耦合至第二开关的控制端，放大器的输出端还通过第三开关被耦合至地，第一开关和第二开关串接于供电电压和地之间，接口电路的输出节点设置于第一开关和第二开关之间。本申请提供的接口电路，输出节点耦合至接口负载的一端，接口负载另一端耦合至供电电压，当接口电路的输入信号位于上升沿时，在上升沿的前半段使第一开关和第三开关关断，在上升沿的后半段使第一开关和第三开关导通，使接口电路的放大器在输入信号上升沿的后半段不参与信号放大过程，从而消除过冲现象，提高接口电路的可靠性和使用寿命。

技术领域

本申请涉及电力电子技术领域，尤其涉及一种接口电路。

背景技术

近年来，计算机芯片的工艺制程不断提高，已经从早期的45nm工艺提高到当前的28nm制程、14nm制程，甚至10nm制程、7nm制程等。伴随着芯片制程的不断提高，芯片的电源电压越来越小，由此带来的是芯片对高电压的承载能力不断下降。

虽然，计算机芯片正在朝着的更高制程、更低电压的趋势不断发展，但是，芯片的接口电路协议却没有做出相应变化，例如，国际电信联盟电信标准化部门ITU-T定义的E1和T1等接口协议均属于高压接口协议。接口电路通过放大器将芯片的低压输入信号放大并输出到接口负载，因此，当采用较高工艺制程的芯片使用上述高压接口协议时，就必须增加芯片接口电路的输出摆幅，甚至需要接口电路进行满摆幅输出，在接口电路以较高的输出摆幅工作的情况下，接口电路中各器件运行的可靠性将会受到威胁。

并且，由于接口电路的运放响应通常存在一定的延时，在接口电路的输入信号由低电平到高电平变化时，放大器的输出信号会出现过冲(overshot)现象，对接口电路中的开关管等电子器件的可靠性造成威胁，并加速开关管等电子器件的损耗，缩短接口电路的寿命。

发明内容

本申请提供了一种接口电路，该接口电路以较高摆幅输出甚至满摆幅输出运行时，不会出现过冲现象，从而提高接口电路的可靠性，延长接口电路的寿命。

本申请提供的接口电路包括：放大器，第一开关，第二开关和第三开关，其中，放大器的输入端被耦合至接口电路的输入节点，放大器的输出端被耦合至第二开关的控制端，放大器的输出端还通过第三开关被耦合至地，第一开关和第二开关串接于供电电压和地之间，接口电路的输出节点设置于第一开关和第二开关之间。

根据上述接口电路，接口负载一端耦合至供电电压，另一端耦合至输出节点。从而，当第一开关和第三开关关断时，放大器为第二开关提供输出增益，使第二开关产生输出信号以驱动接口负载；当第一开关和第三开关导通时，放大器的输出信号经过第三开关被耦合至地，使第二开关关断，第一开关将接口负载的电压拉升至供电电压。由此，在输入信号位于上升沿时，在上升沿的前半段关断第一开关和第三开关，在上升沿的后半段导通第一开关和第三开关，使放大器在上升沿的后半段不参与信号放大过程，从而消除过冲现象，提高接口电路的可靠性和使用寿命。

在一种可能的实现方式中，第一开关为P型氧化物半导体PMOS晶体管，第一开关的栅极为控制端，第一开关的漏极耦合至供电电压，第一开关的源极耦合至输出节点。由此，第一开关管的栅极用于输入控制信号，当控制信号为高信号时，第一开关管断开；当控制信号为低信号时，第一开关管导通，将接口负载的电压拉升至供电电压。

在一种可能的实现方式中，第二开关为N型金属氧化物半导体NMOS晶体管，第二开关的栅极为控制端，第二开关的漏极耦合至地，第二开关的源极耦合于输出节点。由此，当第一开关关断时，第二开关在放大器的输出增益下产生输出信号，提供对接口负载的驱动能力。

在一种可能的实现方式中，第三开关为NMOS晶体管，第三开关的栅极为控制端，第三开关的漏极与放大器的输出端耦合，第三开关的源极耦合至地。由此，当第三开关闭合时，放大器的输出端被耦合至地。