[发明专利]形成具有低加工损伤的高碳含量可流动电介质膜

说明书

一种制造电介质膜的方法，包括在衬底上沉积第一前体。所述第一前体包括包含六元环的环状碳硅氧烷基。所述方法还包括在所述衬底上沉积第二前体。所述第一前体与所述第二前体在所述衬底上形成预备膜，并且所述第二前体包含硅、碳与氢。所述方法还包括将所述预备膜暴露于来自能量源的能量以形成多孔电介质膜。

技术领域

本发明一般涉及半导体器件的制造方法和所得结构。更具体地说，本发明涉及以低加工损伤形成的高碳含量可流动电介质膜的制造方法和所得结构。

背景技术

电子器件中的集成电路涉及半导体器件制造。一系列光刻和化学处理步骤在半导体晶片上产生电子电路。半导体晶片经受前段制程(FEOL)处理和后段制程(BEOL)处理。FEOL处理包括直接在硅中形成晶体管。BEOL处理包括互连各个半导体器件以形成电路。特别地，创建了由绝缘层隔离的互连金属线。绝缘介电材料例如是二氧化硅或低介电常数(k)材料。

发明内容

本发明的实施例涉及一种用于制造电介质膜的方法。该方法的非限制性实例包括在衬底上沉积第一前体。所述第一前体包括包含六元环的环状碳硅氧烷基。该方法还包括在衬底上沉积第二前体。所述第一前体与所述第二前体在所述衬底上形成预备膜，并且所述第二前体包含硅、碳与氢。该方法还包括将所述预备膜暴露于来自能量源的能量以形成多孔电介质膜。该方法的优点包括提供比八元环碳硅氧烷对应物更小的孔径，这降低了k值并提供了更低的电容。

该方法的另一个非限制性实例包括在衬底上沉积第一前体。所述第一前体具有以下结构：

以及

a、b、c、d、e和f各自独立地为烷基或烯基。该方法还包括在衬底上沉积第二前体。所述第一前体和所述第二前体在所述衬底上形成预备膜，并且所述第二前体包括线性碳硅氧烷。该方法还包括将所述预备膜暴露于能量源以形成多孔电介质膜。该方法的优点包括比八元环碳硅氧烷对应物更小的孔径，这降低了k值并提供了更低的电容。

该方法的另一个非限制性实例包括在衬底上沉积第一前体。所述第一前体包括环状碳硅氧烷基。该方法还包括在所述衬底上沉积第二前体。所述第一前体和所述第二前体在所述衬底上形成预备膜，并且所述第二前体包括碳与硅的比大于3:1的碳硅烷。该方法还包括将所述预备膜暴露于能量源以形成多孔电介质膜。该方法的优点包括碳含量富集和孔径较小，从而在膜内具有强且稳定的结合，这提供了改善的机械性能(例如密度)和对加工损伤(例如蚀刻和平面化)的降低的敏感性。

本发明的实施例涉及一种电介质膜。电介质膜的非限制性实例包括共价键合的网络，该网络包括硅、氧、碳和氢原子。该电介质膜还包含环状碳硅氧烷基和桥接Si-CH2-Si基团。电介质膜的优点包括碳含量富集和较小的孔径，从而在膜内提供了强且稳定的结合，这提供了改善的机械性能(例如密度)和对加工损伤(例如蚀刻和平面化)的降低的敏感性。

电介质膜的另一个非限制性实例包括共价键合的网络，该网络包括硅、氧、碳、氢和氮原子。该电介质膜还包含环状碳硅氧烷基和桥接Si-CH2-Si基团。电介质膜的优点包括碳含量富集和较小的孔径，从而在膜内提供了强且稳定的结合，这提供了改善的机械性能(例如密度)和对加工损伤(例如蚀刻和平面化)的降低的敏感性。

通过本发明的技术实现了额外的技术特征和益处。本发明的实施例和方面在本文中详细描述，并且被认为是所要求保护的主题的一部分。为了更好地理解，参考详细描述和附图。

附图说明

在说明书的结尾处的权利要求中特别指出并清楚地要求了本文描述的专有权的细节。从下面结合附图的详细描述中，本发明的实施例的前述和其它特征和优点将变得显而易见，其中：

图1-图6示出了根据本发明实施例的用于在半导体器件中制造电介质膜的工艺流程，其中：

图1示出了半导体器件的图案化衬底的截面侧视图；