[发明专利]制造屏蔽栅极沟槽MOSFET装置的方法

权利要求书

1.一种用于形成屏蔽栅极沟道MOSFET装置的方法，包括：

提供覆盖半导体衬底的具有第一类型导电性的硅层；

在所述硅层的前表面上形成以交替方式设置在所述前表面的有源区域中的多个栅极沟槽和接触沟槽的阵列，所述栅极沟槽和所述接触沟槽的阵列从所述前表面朝向所述半导体衬底正交地延伸，

其中每个栅极沟槽限定第一深度和第一宽度并且每个接触沟槽限定第二深度和第二宽度，并且其中所述第一深度和所述第一宽度分别大于所述第二深度和所述第二宽度；

在每个栅极沟槽中形成栅极沟槽堆叠体，包括：

在每个栅极沟槽的侧壁和底壁上生长包括硅氧化物的屏蔽氧化物层；

在所述栅极沟槽内的所述屏蔽氧化物层上形成第一掺杂多晶硅层；

在所述第一掺杂多晶硅层上形成硅氧化物层；

在所述硅氧化物层上形成未掺杂的多晶硅层；

将所述侧壁上的屏蔽氧化物层的暴露部分的厚度减小到预定厚度；

移除所述未掺杂的多晶硅层以暴露下面的所述硅氧化物层；

从所述栅极沟槽的侧壁蚀刻具有所述预定厚度的所述屏蔽氧化物层，这导致在所述硅氧化物层上方的沟槽侧壁的暴露表面，其中蚀刻具有所述预定厚度的所述屏蔽氧化物层也将所述硅氧化物层的厚度减小相同的预定厚度；

在所述沟槽侧壁和暴露的硅表面上生长栅极氧化物层；以及

在所述栅极氧化物层和所述硅氧化物层上形成第二掺杂多晶硅层并平坦化所述第二掺杂多晶硅层。

2.根据权利要求1所述的方法，其中形成所述硅氧化物层包括形成厚度等于或大于所述栅极氧化物层厚度的1.5倍的多晶硅氧化物层。

3.根据权利要求1所述的方法，其中形成所述硅氧化物层包括以下之一：在所述第一掺杂多晶硅层上热生长所述多晶硅氧化物，以及在所述第一掺杂多晶硅层上沉积二氧化硅。

4.根据权利要求1所述的方法，其中形成所述未掺杂的多晶硅层包括将未掺杂的多晶硅沉积到所述硅氧化物层上，并将所述未掺杂的多晶硅层回蚀刻到100nm至150nm范围内的厚度。

5.根据权利要求1所述的方法，其中在减小所述屏蔽氧化物层的暴露部分的厚度之后的所述预定厚度为大约20-30nm。

6.根据权利要求5所述的方法，其中使用各项同性蚀刻工艺来执行减小所述屏蔽氧化物层的暴露部分的厚度。

7.根据权利要求1所述的方法，其中生长所述屏蔽氧化物层包括生长厚度在约50-500nm范围内的屏蔽氧化物层。

8.根据权利要求1所述的方法，其中生长所述栅极氧化物层包括生长厚度在约10-150nm范围内的栅极氧化物层。

9.根据权利要求1所述的方法，其中用n+离子注入所述第一掺杂多晶硅层和所述第二掺杂多晶硅层。

10.根据权利要求1所述的方法，其中每个接触沟槽相对于所述接触沟槽的两侧的所述栅极沟槽是自对准的，从而每个接触沟槽对称地定位在所述栅极沟槽之间。

11.根据权利要求1所述的方法，其中每个接触沟槽相对于所述接触沟槽的两侧的所述栅极沟槽是非自对准的，从而每个接触沟槽不对称地定位在所述栅极沟槽之间。

12.根据权利要求1所述的方法，还包括通过向所述半导体层注入具有第二类型导电性的掺杂剂来形成第一接触区域，其中所述第一接触区域在所述阵列中的相邻栅极沟槽之间延伸，其中所述第一接触区域的深度小于所述第一深度且大于所述第二深度。

13.根据权利要求12所述的方法，还包括通过穿过每个栅极沟槽的底壁注入具有所述第二类型导电性的掺杂剂，形成至少部分地位于所述第一接触区域内和在所述接触沟槽下方的所述第二类型导电性的第二接触区域，其中所述第二接触区域具有比所述第一接触区域更高的第二类型导电性掺杂剂浓度。