[发明专利]一种半导体结构的制备方法

说明书

本申请公开了一种半导体结构的制备方法，通过选择性外延生长的方法，不需要对n型半导体层以及p型半导体层刻蚀，避免了刻蚀深度无法控制、刻蚀表面损伤等问题；有效减少栅极漏电，保持沟道区域低电阻，抑制电流崩塌，提高器件可靠性、稳定性。

技术领域

本申请涉及微电子技术领域，具体涉及一种半导体结构的制备方法。

背景技术

高电子迁移率晶体管(HEMT，High Electron Mobility Transistor)是一种异质结场效应晶体管，以AlGaN/GaN异质结构为例，由于AlGaN/GaN异质结构中存在较强的二维电子气，通常AlGaN/GaN HEMT是耗尽型器件，使得增强型器件不易实现。而在许多地方耗尽型器件的应用又具有一定的局限性，比如在功率开关器件的应用中，就需要增强型(常关型)开关器件。增强型氮化镓开关器件主要用于高频器件、功率开关器件和数字电路等，它的研究具有十分重要的意义。

实现增强型氮化镓开关器件，需要找到合适的方法来降低零栅压时栅极下方的沟道载流子浓度，例如通过在栅极区域设置p型半导体材料。但是发明人发现该方法至少有如下缺陷：

栅极区域设置p型半导体材料，需要选择性刻蚀栅极以外的其他区域的p型半导体，而在外延方向上刻蚀厚度的精确工艺控制是非常难的，非常容易对p型半导体过刻而刻蚀到其下方的半导体材料，而且刻蚀中带来的缺陷，会引起严重的电流崩塌效应，同样会影响到器件的稳定性和可靠性。

发明内容

有鉴于此，本发明提供一种半导体结构的制备方法，避免电流崩塌效应，提高器件的稳定性和可靠性，包括：

在衬底上依次制备沟道层、势垒层及p型半导体层；

在所述p型半导体层上方的栅极区域制备介质层；以及

在所述p型半导体层上方的栅极区域以外的区域制备n型半导体层；

激活介质层覆盖的p型半导体层中的p型杂质，形成激活区域。

在本发明一实施例中，所述的半导体结构的制备方法还包括：去除介质层，在p型半导体层的激活区域的上方制备栅极。

在本发明一实施例中，所述的半导体结构的制备方法还包括：在所述栅极区域两侧制备源极、漏极，其中所述源极、漏极贯穿所述n型半导体层、p型半导体层。

可以理解的是，本发明对所述源极、漏极与栅极的制备顺序不限定。

本发明提供的半导体结构的制备方法，通过选择性外延生长的方法，不需要对n型半导体层以及p型半导体层进行刻蚀，避免了刻蚀深度无法控制、刻蚀表面损伤等问题；有效减少栅极漏电，保持沟道区域低电阻，抑制电流崩塌，提高器件可靠性、稳定性。

附图说明

图1-6分别为本申请一实施例提供的半导体结构在制备过程中的分解示意图。

具体实施方式

以下将结合附图所示的具体实施方式对本申请进行详细描述。但这些实施方式并不限制本申请，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本申请的保护范围内。

此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本申请，不代表所讨论的不同实施例和/或结构之间具有任何关联性。

本申请的一实施例中提供了一种半导体结构的制备方法，具体步骤如下。

步骤1：如图1a所示，在衬底1上依次制备沟道层21、势垒层22以及p型半导体层23。

衬底1优选自蓝宝石、金刚石、碳化硅、硅、铌酸锂、绝缘衬底硅(SOI)、氮化镓或氮化铝。