[发明专利]具有经改进感测结构的存储器装置

权利要求书

1.一种存储器装置，其具有经改进感测结构且包含：

-存储器阵列，其包括多个存储器单元子阵列且在存储器块中构造；

-感测放大器，其耦合到所述存储器单元；

-经修改JTAG单元，其并行耦合到所述感测放大器的输出且以扫描链结构串行互连，由此集成JTAG结构和所述感测放大器。

2.根据权利要求1所述的存储器装置，其中与每个子阵列相关联的扫描链结构经互连以形成唯一链作为边界扫描寄存器。

3.根据权利要求2所述的存储器装置，其中所述边界扫描寄存器包括用于测试所述感测放大器的互连的测试结构。

4.根据权利要求1所述的存储器装置，其中所述经修改JTAG单元包含串行和并行输入和输出，以及插入在所述并行输入和输出之间的至少几个额外锁存器，所述锁存器用于在从子阵列读取后续存储器页之前先加载存储器页。

5.根据权利要求1所述的存储器装置，其中所述扫描链结构包括数据缓冲器，所述数据缓冲器配置成在从所述存储器阵列读取第二数据页时一次包含至少一存储器数据页。

6.根据权利要求5所述的存储器装置，其中所述数据页包含至少N个数据单元、M个地址单元和R个ECC单元。

7.根据权利要求6所述的存储器装置，其中所述数据页包含至少一百六十八(128)个位。

8.根据权利要求1所述的存储器装置，其中通用子阵列的输出配置成组合N个数据单元、M个地址单元和R个ECC单元。

9.根据权利要求8所述的存储器装置，其中N+M+R是至少168位。

10.根据权利要求1所述的存储器装置，其中所述存储器阵列包含非易失性存储器单元。

11.根据权利要求1所述的存储器装置，其中所述存储器阵列的所述感测放大器在直接存储器存取配置中通过所述扫描链结构连接到SoC结构。

12.一种存储器装置，其构造为独立的半导体装置且包含至少一存储器阵列和至少一JTAG逻辑接口部分，用于通过至少一通信信道与片上系统(SoC)结构交互，并且包括：

-存储器阵列，其包括多个存储器单元子阵列且在存储器块中构造；

-感测放大器，其耦合到所述存储器单元和所述通信信道；

-经修改JTAG单元，其并行耦合到所述感测放大器的输出且以扫描链结构串行互连，从而集成JTAG结构和所述感测放大器。

13.根据权利要求12所述的存储器装置，其中与每个子阵列相关联的扫描链结构经互连以形成唯一链作为边界扫描寄存器。

14.根据权利要求13所述的存储器装置，其中所述边界扫描寄存器是用于测试所述感测放大器的互连的测试结构。

15.根据权利要求12所述的存储器装置，其中所述经修改JTAG单元包含串行和并行输入和输出，以及插入在所述并行输入和输出之间的至少几个额外锁存器，所述锁存器用于在从子阵列读取后续存储器页之前先加载存储器页。

16.根据权利要求12所述的存储器装置，其中所述扫描链结构包括数据缓冲器，所述数据缓冲器配置成在从所述存储器阵列读取第二数据页时一次包含至少一存储器数据页。

17.根据权利要求16所述的存储器装置，其中所述数据页包含至少N个数据单元、M个地址单元和R个ECC单元。

18.根据权利要求17所述的存储器装置，其中所述数据页包含至少一百六十八(168)个位。