[发明专利]柱状半导体装置及其制造方法

说明书

接触Ta柱(47a)的底部与N+层(3a)、P+层(4a)相连，栅极HfO2层(36)与Si柱(6a、6c)及接触Ta柱(47a)的侧面及Si柱(6a、6c)与接触Ta柱(47a)间的SiO2层(35)上表面相连。在包围Si柱(6a、6c)的栅极HfO2层(36)的侧面有栅极TiN层(37a、37b)。另外，Si柱(6a、6c)、接触Ta柱的中点从平面图看时为在一条第一线上。

技术领域

本发明关于柱状半导体装置及其制造方法。

背景技术

近年来，在LSI(Large Scale Integration：大规模集成电路)中采用了三维结构晶体管。其中，属于一种柱状半导体装置的SGT(Surrounding Gate Transistor：环绕栅极晶体管)，作为提供高积体度的半导体装置的半导体组件而受到瞩目。而且，日益要求具有SGT的半导体装置的更高积体化、更高性能化。

在通常的平面型MOS晶体管中，通道(channel)在沿着半导体基板的上表面的水平方向延伸。相对于此，SGT的通道是在与半导体基板的上表面垂直的方向延伸(参照例如专利文献1、非专利文献1)。因此，与平面型MOS晶体管相比较，SGT可做到半导体装置的高密度化。

图5显示N信道SGT的结构模式图。在P型或i型(本质型)的Si柱215(以下将硅半导体柱称为“Si柱”)的上下的位置，形成有在一方作为源极而发挥功能时，另一方则作为汲极而发挥功能的N⁺区域216a、216b。Si柱215的源极、汲极N⁺区域216a、216b之间的区域为信道区域217。以围绕该信道区域217的形态形成有栅极绝缘层218，以围绕该栅极绝缘层218的形态形成有栅极导体层219。SGT中，源极、汲极N⁺区域216a、216b、信道区域217、栅极绝缘层218、栅极导体层219形成于单一个Si柱215。因此，SGT的表面的占有面积，看起来相当于平面型MOS晶体管的单一的源极或汲极N⁺区域的占有面积。因而，具有SGT的电路芯片与具有平面型MOS晶体管的电路芯片相比较，可实现芯片尺寸的更加缩小化。

图6显示采用SGT而构成的CMOS反相器(inverter)电路的剖面图(参照例如专利文献2、图38(b))。