[发明专利]一种基于PCIE高速数据采集系统

权利要求书

1.一种基于PCIE高速数据采集系统，其特征在于：包括信号处理模块、ADC模块、FPGA时序单元、PC机、DDR2SDRAM模块以及PCIE核模块；所述信号调理电路输出端与ADC模块输入端连接；所述FPGA时序单元分别与ADC模块输出端、PC机输入端以及DDR2SDRAM模块输入端连接；

所述信号处理模块用于对输入信号进行放大、隔离、线性化以及滤波处理，将处理后的信号输入ADC模块中；

所述ADC模块用于对信号处理模块传输的信号进行模数转换；

所述FPGA时序控制单元将ADC模块与PCIE模块连接；用于对系统进行时序控制；

所述PCIE核模块包括DMA控制器，用于提供逻辑控制信号；所述DMA控制器用于批量传输数据，接收与发送带有各种事物类型的事物层数据包；

所述DDR2SDRAM模块用于对FPGA时序单元采集的数据进行缓存处理；

所述PC机用于识别PCIE核模块并对PCIE进行相对应的硬件操作。

2.根据权利要求1所述的一种基于PCIE高速数据采集系统，其特征在于：所述FPGA时序单元包括ADC模块、FIFO存储模块、时钟管理模块、PCIE控制模块以及DDR2模块；

所述ADC时序控制模块用于ADC采样模式的选定、内部设置以及通道输出偏移量；

所述FIFO模块用于调取FIFO ipcore生成，实现同时读写操作；

所述时钟管理模块用于产生时钟信号驱动FPGA时序单元的其他模块；

所述PCIE控制模块用于接收和发送外部存储器的数据以及上位机的指令；

所述DDR2模块用于控制外部存储器的读写操作。

3.根据权利要求2所述的一种基于PCIE高速数据采集系统，其特征在于：所述FIFO控制模块包括前端FIFO存储模块、后端FIFO模块以及FIFO控制器；所述前端FIFO与FPGA时序单元连接；所述后端FIFO与FIFO控制器总线连接；所述前端FIFO模块与后端FIFO模块组成数据通道缓冲器。

4.根据权利要求1所述的一种基于PCIE高速数据采集系统，其特征在于：所述硬件操作为向FPGA写入命令控制、中断响应以及DMA方式读取采集数据。

5.根据权利要求1、2、3、4任一所述的一种基于PCIE高速数据采集系统，其特征在于：

所述PCIE核模块包括RXPROC模块、RSSTINF模块、TXPROC模块、FIFO存储模块以及PCIE配置模块；

所述FIFO存储模块用于对信号数据进行缓存，实现同时读写操作；

所述RXPROC模块用于DMA读操作状态机与解析IP核传输的数据包；对TLP数据包进行处理；

所述TXPROC模块用于DMA写操作状态机与实现DMA读操作中请求状态机；

所述RSSTINF模块用于将PCIE模块提供的信号以一定的顺序进行整合并以FIFO存储模块的方式传输到RXPROC中；

所述PCIE配置模块用于配置空间的ID号、总线号、设备号的产生，用于数据包的产生。