[发明专利]一种基于PCIE高速数据采集系统

说明书

本发明公开了一种基于PCIE高速数据采集系统，包括信号处理模块、ADC模块、FPGA时序单元、PC机、DDR2SDRAM模块以及PCIE核模块；信号处理模块用于对输入信号进行放大、隔离、线性化以及滤波处理，将处理后的信号输入ADC模块中；ADC模块用于对信号处理模块传输的信号进行模数转换；FPGA时序控制单元将ADC模块与PCIE模块连接；用于对系统进行时序控制；PCIE核模块用于提供逻辑控制信号；DDR2SDRAM模块用于对FPGA时序单元采集的数据进行缓存处理；PC机用于识别PCIE核模块并对PCIE进行相对应的硬件操作。本发明的有益效果为采用所设计的采集系统，使得传输带宽快、功耗低以及成本低，所存储的空间大，灵活性更好。

技术领域

本发明涉及高速数据采集系统领域，尤其是一种基于PCIE高速数据采集系统。

背景技术

陈杨在《基于PCIE总线的高速数据采集系统设计与实现》一文中公开了一种通过连续读写方式的缓存控制器设计和级联结构的PCIE总线传输控制器的设计，实现了PCIE高速数据采集系统的高效缓存和高速可靠传输，但该方法在设计时，硬件资源多，成本高

王帅在《基于FPGA的PCIE多路高速数据采集系统的设计》一文中公开了一种基于PCIE总线的优势以及FPGA的高集成的优点，提出了基于FPGA芯片Cyclone IV GX的PCIE IP核的方案去实现多路高速数据采集系统传输，使用AD7616芯片进行实现多通道并行的数据采集，但该方法对高速数据缓存效果仍不理想，限制了需要进行大量数据采集系统中的应用。

发明内容

本发明的发明目的在于：针对上述存在的问题，提供一种基于PCIE高速数据采集系统，有效的解决了设计系统时硬件资源多、成本高等缺点，且可以进行大量数据采集系统中应用。

本发明采用的技术方案如下：

一种基于PCIE高速数据采集系统，包括信号处理模块、ADC模块、FPGA时序单元、PC机、DDR2SDRAM模块以及PCIE核模块；所述信号调理电路输出端与ADC模块输入端连接；所述FPGA时序单元分别与ADC模块输出端、PC机输入端以及DDR2SDRAM模块输入端连接；

所述信号处理模块用于对输入信号进行放大、隔离、线性化以及滤波处理，将处理后的信号输入ADC模块中；

所述ADC模块用于对信号处理模块传输的信号进行模数转换；

所述FPGA时序控制单元将ADC模块与PCIE模块连接；用于对系统进行时序控制；

所述PCIE核模块包括DMA控制器，用于提供逻辑控制信号；所述DMA控制器用于批量传输数据，接收与发送带有各种事物类型的事物层数据包。

所述DDR2SDRAM模块用于对FPGA时序单元采集的数据进行缓存处理；

所述PC机用于识别PCIE核模块并对PCIE进行相对应的硬件操作。

传统的基于PCIE高速数据采集系统，在设计系统的时候存在着硬件资源多、成本高且限制了需要进行大量数据采集系统中的应用等缺点。本发明提出了一种基于PCIE高速数据采集系统，有效的解决了在设计系统时的硬件资源多以及成本高等缺点，且设计出来的系统可以对大量数据进行采集应用，能够实现数据的高效缓存以及高速可靠传输。

更进一步的，所述FPGA时序单元包括ADC模块、FIFO模块、时钟管理模块、PCIE控制模块以及DDR2模块；

所述ADC时序控制模块用于ADC采样模式的选定、内部设置以及通道输出偏移量；

所述FIFO模块用于调取FIFO ipcore生成，实现同时读写操作；

所述时钟管理模块用于产生时钟信号驱动FPGA时序单元的其他模块；