[发明专利]一种SOC中模块接口时序的优化方法

权利要求书

1.一种SOC中模块接口时序的优化方法，对于所述SOC中任意模块，获取其内寄存器的输入逻辑和输出逻辑，及所述内寄存器通过接口连接的外寄存器的外逻辑，其特征在于，所述优化方法包括以下步骤：

步骤1，设置所有逻辑单元的权重为此逻辑单元的输入端个数，计算所述内寄存器的输入逻辑的权重，内寄存器到所述模块内有多条路径，获取所述输入逻辑内的所有的时序路径中最大的总权重，设置为b_max；

步骤2，计算内寄存器的输出逻辑的权重，获得内寄存器到接口最大的总权重，设置为a_max；

步骤3，再计算内寄存器通过接口连接的外寄存器的外逻辑的权重，获得C区的外寄存器到接口的所有路径上的最大总体权重，设置为c_max；

步骤4，对b_max、a_max及c_max进行比较，计算得到内寄存器相对于接口的一个预估距离；

步骤5，通过在EDA工具中通过加region的形式将所述内寄存器限制在距离对应接口为所述预估距离的范围内；

所述步骤4进一步包括：内寄存器的位置取决于A区与C区的权重比较，也取决于A区加上C区作为整体与B区的权重比较，将A区与C区的权重比较表达为a_max-c_max，将A区加上C区作为整体与B区的权重比较表达为a_max+c_max-b_max；以接口寄存器的内部时序为重，为A区加上C区作为整体与B区的权重差值设置一个权重为(a_max+c_max-b_max)×2，为A区与C区的权重差值设置一个权重为(a_max-c_max)×1，得到一个整体的权重差值(a_max+c_max-b_max)×2+(a_max-c_max)×1，给定内寄存器相对于选定的对应的接口一个基准距离d1，选取所述输入逻辑的时序为基准计算，得到内寄存器相对于接口的一个预估距离d＝d1×{1-[(a_max+c_max-b_max)×P+(a_max-c_max)×Q]/b}，其中，所述内寄存器到模块内部的某一时序路径的总权重b为所有内逻辑输入端个数之和，P和Q为根据模块的需要调整的系数值。

2.根据权利要求1所述的一种SOC中模块接口时序的优化方法，其特征在于，所述基准距离d1为60um，并且所述基准距离根据不同的模块来调整。

3.根据权利要求1所述的一种SOC中模块接口时序的优化方法，其特征在于，所述步骤1进一步包括：通过EDA工具的报时序的命令找到内寄存器到模块内部的所有相关的时序路径以及路径上的逻辑单元。

4.根据权利要求1所述的一种SOC中模块接口时序的优化方法，其特征在于，所述步骤2进一步包括：通过EDA工具的报时序的命令找到内寄存器到接口的所有时序路径以及路径上的逻辑单元。

5.根据权利要求1所述的一种SOC中模块接口时序的优化方法，其特征在于，所述步骤3进一步包括：通过EDA工具的报时序的命令找到外寄存器到接口的所有时序路径以及路径上的逻辑单元。