[发明专利]半导体结构及其制备方法

说明书

本发明涉及一种半导体结构的制备方法，具体包括以下步骤：提供基底；于基底内形成侧壁衬垫及栅极沟槽，侧壁衬垫位于栅极沟槽的外围；于栅极沟槽内形成栅极结构，栅极结构包括导电层，导电层位于栅极沟槽内；导电层的顶部高于侧壁衬垫的底部且低于侧壁衬垫的顶部。由于侧壁衬垫位于栅极沟槽的外围，因此在栅极沟槽内形成栅极结构时，填充导电层材料不会因为侧壁衬垫而影响到导电层的填充，也不会因为需要在生成侧壁衬垫后在补齐导电层而增加导电层的阻值，在栅极沟槽外围形成侧壁衬垫使得栅极沟槽内栅极结构的形成不受到侧壁衬垫的影响。

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。

背景技术

现如今的动态随机存储器多深埋字线以提升沟道长度，电容器一侧的有源区的源漏区与栅极导电层垂直高度重叠的部分容易产生栅诱导漏极泄漏电流，会影响到动态随机存储器的存储效果。

在现有技术中，为了解决上述问题通常会加厚栅极结构中的导电层上方的侧壁氧化层厚度，从而降低栅极结构对源区的影响，现有技术中加厚栅极结构侧壁氧化层有以下几种方法：1、向内加厚栅极导电层上方的栅极氧化层侧壁；2、降低靠近电容器那侧的栅极金属高度；第一种方法因缩小了栅极沟槽的开口，会影响栅极金属的填充；第二种方法减小了栅极金属的横截面积，增大了栅极导线的阻值。

发明内容

基于此，有必要针对上述技术问题，提供一种半导体结构及其制备方法。

一种半导体结构的制备方法，具体包括以下步骤：

提供基底；

于所述基底内形成侧壁衬垫及栅极沟槽，所述侧壁衬垫位于所述栅极沟槽的外围；

于所述栅极沟槽内形成栅极结构，所述栅极结构包括导电层，所述导电层位于所述栅极沟槽内；所述导电层的顶部高于所述侧壁衬垫的底部且低于所述侧壁衬垫的顶部。

通过上述技术方案，由于侧壁衬垫位于栅极沟槽的外围，因此在栅极沟槽内形成栅极结构时，填充导电层材料不会因为侧壁衬垫而影响到导电层的填充，也不会因为需要在生成侧壁衬垫后在补齐导电层而增加导电层的阻值，在栅极沟槽外围形成侧壁衬垫使得栅极沟槽内栅极结构的形成不受到侧壁衬垫的影响。

在其中一个实施例中，于所述基底内形成侧壁衬垫及栅极沟槽包括以下步骤：

于所述基底内形成沟槽；

于所述沟槽的侧壁及底部形成侧壁衬垫材料层；

去除位于所述沟槽底部的所述侧壁衬垫材料层，并继续刻蚀位于所述沟槽底部的所述基底，以形成所述侧壁衬垫及所述栅极沟槽。

在其中一个实施例中，于所述基底内形成侧壁衬垫及栅极沟槽包括以下步骤：

于所述基底内形成第一沟槽；

于所述第一沟槽的侧壁形成侧壁衬垫材料层；

基于所述第一沟槽下方形成第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度；

于已形成的所述侧壁衬垫材料层的表面、所述第二沟槽的侧壁及底部继续形成侧壁衬垫材料层；

去除位于所述第一沟槽侧壁及所述第二沟槽底部的所述侧壁衬垫材料层，并继续刻蚀位于所述沟槽底部的所述基底，以形成所述侧壁衬垫及所述栅极沟槽。

通过上述技术方案，使得侧壁衬垫的顶部低于基底的上表面，由于侧壁衬垫的顶部与基底的上表面之间有一段距离，因此侧壁衬垫不会影响后续工艺中位线和电容接触窗口的形成。

在其中一个实施例中，于所述基底内形成侧壁衬垫及栅极沟槽包括以下步骤：

于所述基底形成第一沟槽；