[发明专利]非同步循序渐进式暂存器模拟至数字转换器

权利要求书

1.一种非同步循序渐进式暂存器模拟至数字转换器，包含：

一模拟信号输入端，用以接收一模拟信号；

一取样维持电路，用以取样该模拟信号，以取得并维持一取样电压；

一差值放大器，用以放大该取样电压与一转换电压之间的差值，以输出一正输出电压信号以及一负输出电压信号；

一比较器，当该正输出电压信号与该负输出电压信号之间的差值到达一预设电压门槛值，该比较器输出一稳态信号；

一比较锁存电路，连续比较该差值放大器的该正输出电压信号以及该负输出电压信号，以产生并锁存一比较结果，当该比较锁存电路接收到该稳态信号，该比较锁存电路输出该比较结果；

一循序渐进式暂存器SAR，回应该比较结果以储存并调整一数字测试值；以及

一数字至模拟转换器，用以将该数字测试值转换成该转换电压。

2.如权利要求1所述的非同步循序渐进式暂存器模拟至数字转换器，其特征在于，该差值放大器的输出具有亚稳态。

3.如权利要求2所述的非同步循序渐进式暂存器模拟至数字转换器，其特征在于，当该差值放大器的输出为该亚稳态时，该比较锁存电路进入该亚稳态。

4.如权利要求1项所述的非同步循序渐进式暂存器模拟至数字转换器，其特征在于，还包含一固定延迟单元，耦接于该比较锁存电路以及该差值放大器之间，该固定延迟单元接收该比较锁存电路输出的一触发信号，并延迟一固定时间后将该触发信号输出至该差值放大器，以触发该差值放大器进行操作。

5.如权利要求1所述的非同步循序渐进式暂存器模拟至数字转换器，其特征在于，该差值放大器包含一第一NMOS晶体管、一第二NMOS晶体管、一第三PMOS晶体管、一第四PMOS晶体管、一第五NMOS晶体管，该第一NMOS晶体管与该第二NMOS晶体管的源极耦接该第五NMOS晶体管的漏极，该第五NMOS晶体管的源极接地，该第三PMOS晶体管的漏极耦接该第一NMOS晶体管的漏极，该第四PMOS晶体管的漏极耦接该第二NMOS晶体管的漏极，该第三PMOS晶体管与该第四PMOS晶体管的源极耦接一电源电压端，该第一NMOS晶体管的栅极接收该取样电压，该第二NMOS晶体管的栅极接收该转换电压，该第三PMOS晶体管的栅极耦接该第四PMOS晶体管的栅极，该第三PMOS晶体管的栅极、该第四PMOS晶体管的栅极以及该第五NMOS晶体管的栅极接收一时脉信号。

6.如权利要求5所述的非同步循序渐进式暂存器模拟至数字转换器，其特征在于，该比较锁存电路包含一第六PMOS晶体管、一第七PMOS晶体管、第八PMOS晶体管、一第九NMOS晶体管、一第十NMOS晶体管、一第十一NMOS晶体管、一第十二NMOS晶体管，该第九NMOS晶体管、该第十NMOS晶体管、该第十一NMOS晶体管以及该第十二NMOS晶体管的源极接地，该第九NMOS晶体管的漏极耦接该第十一NMOS晶体管的漏极、该第七PMOS晶体管的漏极以及该第十NMOS晶体管的栅极，该第十NMOS晶体管的漏极耦接该第十二NMOS晶体管的漏极、该第八PMOS晶体管的漏极以及该第九NMOS晶体管的栅极，该第十一NMOS晶体管的栅极耦接该第三PMOS晶体管的漏极，该第十二NMOS晶体管的栅极耦接该第四PMOS晶体管的漏极，该第九NMOS晶体管的栅极耦接该第七PMOS晶体管的栅极，该第十NMOS晶体管的栅极耦接该第八PMOS晶体管的栅极，该第六PMOS晶体管的源极耦接该电源电压端、漏极耦接该第七PMOS晶体管与该第八PMOS晶体管的源极、以及栅极接收该稳态信号。

7.如权利要求6所述的非同步循序渐进式暂存器模拟至数字转换器，其特征在于，当该稳态信号的电平改变而导通该第六PMOS晶体管，该第九NMOS晶体管的漏极上的电压输出作为该比较结果。