[发明专利]连接接口电路、存储器存储装置及锁相回路电路校正方法有效
申请号: | 202010005738.2 | 申请日: | 2020-01-03 |
公开(公告)号: | CN113077825B | 公开(公告)日: | 2023-06-13 |
发明(设计)人: | 余家辉;苏文建;邱宥荣;杨巧婕 | 申请(专利权)人: | 群联电子股份有限公司 |
主分类号: | G11C7/10 | 分类号: | G11C7/10;G11C7/16;G11C7/24;H03L7/08;H03L7/085 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 罗英;刘芳 |
地址: | 中国台湾*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 连接 接口 电路 存储器 存储 装置 回路 校正 方法 | ||
1.一种连接接口电路,用于将存储器存储装置连接至主机系统,所述连接接口电路包括:
校正电路,用以提供抖动信号;
抖动产生电路,用以接收来自所述主机系统的第一信号并根据所述第一信号与所述抖动信号产生第二信号;以及
锁相回路电路,连接至所述抖动产生电路与所述校正电路并且用以对所述第二信号执行锁相操作以产生第三信号,
其中所述校正电路还用以根据所述第一信号与所述第三信号之间的时间差的变化校正所述锁相回路电路的电气参数,其中所述时间差包括第一时间差与第二时间差,所述第一时间差不同于所述第二时间差,且所述校正电路包括:
抖动控制电路,用以提供所述抖动信号;
时间至数字转换器电路,用以检测所述第一时间差与所述第二时间差并根据所述第一时间差与所述第二时间差产生数字值;以及
控制电路,连接至所述抖动控制电路与所述时间至数字转换器电路并根据所述数字值校正所述锁相回路电路的所述电气参数。
2.根据权利要求1所述的连接接口电路,其中所述抖动信号的频率不高于所述第一信号的频率。
3.根据权利要求1所述的连接接口电路,其中所述校正电路根据所述第一信号与所述第三信号之间的所述时间差的变化校正所述锁相回路电路的所述电气参数的操作包括:
调整所述锁相回路电路的至少一电路参数,以校正所述锁相回路电路的回路频宽或回路抖动峰值。
4.根据权利要求3所述的连接接口电路,其中所述校正电路调整所述锁相回路电路的所述至少一电路参数的操作包括:
调整所述锁相回路电路的闭回路路径上的电流、阻抗及增益的至少其中之一。
5.根据权利要求1所述的连接接口电路,其中所述数字值反映所述抖动信号在所述第二信号上引起的时间位移范围。
6.根据权利要求1所述的连接接口电路,其中所述校正电路根据所述第一信号与所述第三信号之间的所述时间差的变化校正所述锁相回路电路的所述电气参数的操作包括:
将所述抖动信号的频率设定为第一频率;
在对根据所述第一信号与具有所述第一频率的所述抖动信号产生的所述第二信号进行所述锁相操作后,比较所述第一信号与所述第三信号以产生第一数字值;
根据所述第一数字值决定目标值;
将所述抖动信号的所述频率设定为第二频率,其中所述第二频率不同于所述第一频率;
在对根据所述第一信号与具有所述第二频率的所述抖动信号产生的所述第二信号进行所述锁相操作后,比较所述第一信号与所述第三信号以产生第二数字值;以及
根据所述目标值与所述第二数字值校正所述锁相回路电路的所述电气参数。
7.根据权利要求1所述的连接接口电路,其中所述第一信号为交握阶段中用以建立所述主机系统与所述存储器存储装置之间的连线的初始信号。
8.根据权利要求1所述的连接接口电路,其中所述第一信号为测试阶段中用以校正所述锁相回路电路的测试信号。
9.根据权利要求1所述的连接接口电路,其中所述抖动信号用以调整所述第一信号使得所述第二信号的比特流的至少一上升缘或至少一下降缘有不同量的时间位移。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于群联电子股份有限公司,未经群联电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010005738.2/1.html,转载请声明来源钻瓜专利网。