[发明专利]集成电路、存储器和存储器阵列

说明书

公开了基于鳍的阱条以用于改进存储器阵列的性能，诸如静态随机存取存储器阵列。示例性的阱条单元设置在第一存储器单元和第二存储器单元之间。阱条单元包括设置在衬底中的p阱、第一n阱和第二n阱。p阱、第一n阱和第二n阱配置在阱条单元中，使得阱条单元的中间部分沿着栅极长度方向没有第一n阱和第二n阱。阱条单元还包括到p阱的p阱拾取区和到第一n阱、第二n阱或两者的n阱拾取区。p阱沿着栅极长度方向具有I形的顶视图。本发明的实施例还涉及集成电路、存储器和存储器阵列。

技术领域

本发明的实施例涉及集成电路、存储器和存储器阵列。

背景技术

静态随机存取存储器(“SRAM”)通常是指仅在通电时才能保持所存储的数据的任何存储器或存储。随着集成电路(IC)技术朝着更小的技术节点发展，SRAM通常将基于鳍的结构(诸如鳍式场效应晶体管(FinFET)结合到SRAM单元中以增强性能，其中每个SRAM单元可以存储数据位。由于SRAM单元性能在很大程度上取决于布局(例如，已观察到SRAM阵列的内部SRAM单元的性能将不同于SRAM阵列的边缘SRAM单元)，已实现基于鳍的阱条单元以稳定阱电位，有利于整个SRAM阵列中电荷的均匀分布，因此使SRAM阵列SRAM单元之间的性能均匀。然而，随着鳍尺寸的缩小，已经观察到基于鳍的阱条单元会增加拾取电阻和/或降低SRAM阵列的闩锁性能。因此，虽然用于SRAM阵列的现有阱条单元对于它们的预期目的通常已经足够，但是它们不是在所有方面都已完全令人满意。

发明内容

本发明的实施例提供了一种集成电路，包括：存储器单元，具有第一阱掺杂配置，所述第一阱掺杂配置包括设置在衬底中的第一阱区、第二阱区和第三阱区，其中，所述第二阱区设置在所述第一阱区和所述第三阱区之间，并且其中，所述第一阱区和所述第三阱区掺杂有第一类型掺杂剂，并且所述第二阱区掺杂有第二类型掺杂剂；以及阱条单元，邻近所述存储器单元设置，其中：所述阱条单元具有第一阱条区、第二阱条区和第三阱条区，所述第二阱条区设置在所述第一阱条区和所述第三阱条区之间，所述第一阱条区和所述第三阱条区具有所述第一阱掺杂配置，所述第二阱条区具有第二掺杂配置，所述第二掺杂配置包括掺杂有所述第一类型掺杂剂的第四阱区，并且所述阱条单元包括至所述第四阱区的第一阱拾取区和至所述第二阱区的第二阱拾取区。

本发明的另一实施例提供了一种存储器，包括：阱条单元，设置在第一存储器单元和第二存储器单元之间，其中，所述阱条单元包括：p阱、第一n阱和第二n阱，设置在衬底中，其中，所述p阱、所述第一n阱和所述第二n阱配置在所述阱条单元中，使得所述阱条单元的中间部分沿着栅极长度方向没有所述第一n阱和所述第二n阱，p阱拾取区，至所述p阱；以及n阱拾取区，至所述第一n阱、所述第二n阱或所述第一n阱与所述第二n阱两者。

本发明的另一实施例提供了一种存储器阵列，包括：第一存储器单元列，其中，所述第一存储器单元列的每个存储器单元具有第一阱掺杂配置；第二存储器单元列，其中，所述第二存储器单元列的每个存储器单元具有所述第一阱掺杂配置；阱条单元列，设置在所述第一存储器单元列和所述第二存储器单元列之间，其中，所述阱条单元列中的每个阱条单元包括设置在第一n型阱条和第二n型阱条之间的p型阱条，并且其中，所述第一n型阱条和所述第二n型阱条具有所述第一阱掺杂配置，并且所述p型阱条具有与所述第一阱掺杂配置不同的第二阱掺杂配置。

附图说明

当结合附图进行阅读取时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据本发明的各个方面的存储器的局部示意平面图。

图2A、图2B、图2C、图2D、图2E、图2F以及图2G是根据本发明的各个方面的可以在图1的存储器中实现的阱条单元的部分或全部的局部示意图。

图3是根据本发明的各个方面的可以在图1的存储器中实现的阱条单元的部分或全部的另一实施例的简化示意性顶视图。