[发明专利]沟槽栅MOSFET功率半导体器件及其多晶硅填充方法和制造方法

权利要求书

1.一种用于沟槽栅MOSFET功率半导体器件的多晶硅填充方法，其特征在于，包括：

a)在半导体衬底上形成外延层，在所述外延层中形成沟槽；

b)在所述外延层表面和沟槽中形成绝缘层，所述绝缘层围绕沟槽形成空腔；

c)在所述外延层表面和所述空腔中形成第i多晶硅层，所述第i多晶硅层填充所述空腔，i＝1；

d)相对于所述绝缘层，对所述第i多晶硅层进行选择性的回蚀刻，去除所述第i多晶硅层的一部分以暴露出所述第i多晶硅层内部的空洞或缝隙；

e)在暴露出的所述第i多晶硅层内部的空洞或缝隙上形成第i+1多晶硅层，所述第i+1多晶硅层填充所述第i多晶硅内部的空洞或缝隙；

f)去除位于所述外延层表面上方的所述第i+1多晶硅层和位于所述外延层表面上方的所述绝缘层，

其中，所述步骤b)中形成的沟槽开口处的所述绝缘层侧壁间的宽度小于所述沟槽内部所述绝缘层侧壁间的最大宽度，所述沟槽的宽度为1至5微米，所述沟槽的深度为5至12微米。

2.根据权利要求1所述的多晶硅填充方法，还包括：

在进行步骤e)之后和步骤f)之前，令i＝i+1，重复步骤d)至e)至少一次。

3.根据权利要求1所述的多晶硅填充方法，还包括：

在进行步骤e)之后和步骤f)之前，判断所述第i+1多晶硅层的空洞或缝隙是否填满，

其中，如果所述第i+1多晶硅层的空洞或缝隙未填满，则令i＝i+1，重复步骤d)至e)至少一次。

4.根据权利要求1至3中任一项所述的多晶硅填充方法，其中，第1多晶硅层至所述第i+1多晶硅层形成屏蔽导体。

5.根据权利要求1至3中任一项所述的多晶硅填充方法，其中，所述沟槽的宽度为1至3微米，所述沟槽的深度为7至12微米。

6.根据权利要求1至3中任一项所述的多晶硅填充方法，其中，所述绝缘层的厚度为0.1至2微米。

7.根据权利要求1至3中任一项所述的多晶硅填充方法，其中，所述绝缘层的厚度为0.6至1.5微米。

8.根据权利要求1至3中任一项所述的多晶硅填充方法，其中，步骤b)中形成的所述绝缘层在所述沟槽开口处的厚度大于所述绝缘层在所述沟槽内部的厚度。

9.根据权利要求1至3中任一项所述的多晶硅填充方法，其中，所述沟槽内部的所述绝缘层侧壁间的最大宽度减去所述沟槽开口处的所述绝缘层侧壁间的宽度大于等于30纳米。

10.根据权利要求1所述的多晶硅填充方法，其中，步骤b)中形成的所述空腔的开口宽度小于所述空腔的内部宽度。

11.根据权利要求10所述的多晶硅填充方法，其中，步骤b)中形成的所述空腔的内部宽度减去所述空腔的开口宽度的值大于等于30纳米。

12.根据权利要求1至3中任一项所述的多晶硅填充方法，其中，对所述第i多晶硅层进行回蚀刻采用干法刻蚀或者湿法刻蚀。

13.根据权利要求1至3中任一项所述的多晶硅填充方法，其中，对第i多晶硅层进行回蚀刻的刻蚀深度由空洞或缝隙缺陷的位置决定，刻蚀深度范围为0.5至11微米。

14.根据权利要求1至3中任一项所述的多晶硅填充方法，其中，步骤d)中对第i多晶硅层进行蚀回刻，暴露第i多晶硅层内的空洞或缝隙的同时，暴露所述外延层表面的绝缘层以及沟槽中的部分绝缘层。

15.根据权利要求1至3中任一项所述的多晶硅填充方法，其中，步骤e)中在暴露第i多晶硅层内的空洞或缝隙上填充第i+1多晶硅层的同时，在暴露所述外延层表面的绝缘层以及沟槽中的部分绝缘层上填充第i+1多晶硅层。