[发明专利]非易失性半导体存储装置

权利要求书

1.一种半导体存储装置，具备：

存储单元；

字线，连接于所述存储单元；

源极线，连接于所述存储单元；

位线，连接于所述存储单元；

感测放大器，连接于所述存储单元；以及

控制电路；

在所述存储单元的读出动作中，

所述控制电路构成为，

对所述字线施加第1电压，在施加了所述第1电压之后，施加大于所述第1电压的第2电压，在施加了所述第2电压之后，施加大于所述第1电压且小于所述第2电压的第3电压，

相应于对所述字线施加所述第2电压的时序而对所述源极线施加第4电压，在施加了所述第4电压之后，施加小于所述第4电压的第5电压，在施加了所述第5电压之后，施加大于所述第5电压的第6电压，

相应于对所述源极线施加所述第4电压的时序而对所述感测放大器施加第7电压。

2.根据权利要求1所述的半导体存储装置，其中所述控制电路

以如下方式进行控制，根据对所述字线施加所述第2电压的时序，将控制施加至所述位线的电压的第1控制信号从低电平变化为高电平，

随着所述第1控制信号从低电平变化为高电平，调整所述第4电压与所述第5电压的电压差，

对所述源极线施加调整了所述第4电压与所述第5电压的差的电压。

3.根据权利要求1所述的半导体存储装置，其中所述控制电路

具有第1控制信号，相应于对所述字线施加所述第2电压的时序，将控制施加至所述位线的电压的第1控制信号从低电平变化为高电平，维持高电平，

在所述第1控制信号维持高电平的期间，对所述源极线施加所述第5电压。

4.根据权利要求1所述的半导体存储装置，其中所述控制电路

具有第1控制信号，相应于对所述字线施加所述第2电压的时序，将控制施加至所述位线的电压的所述第1控制信号从低电平变化为高电平，维持高电平，在维持高电平之后，从高电平变化为低电平，

随着所述第1控制信号从高电平变化为低电平，对所述源极线施加的电压从所述第4电压变成所述第5电压。

5.根据权利要求1所述的半导体存储装置，其中所述控制电路

相应于对所述源极线施加所述第5电压的时序，对所述感测放大器施加大于所述第7电压的第8电压，

在对所述源极线施加了所述第5电压之后，相应于施加所述第4电压的时序，对所述感测放大器施加大于所述第7电压且小于所述第8电压的第9电压，

利用所述第5电压与所述第4电压的电压差、以及所述第8电压与所述第9电压的电压差，控制施加至所述位线的电压。

6.根据权利要求1所述的半导体存储装置，其中所述控制电路

以如下方式进行控制，相应于对所述字线施加所述第2电压的时序，将控制施加至所述位线的电压的第1控制信号从低电平变化为高电平，

随着所述第1控制信号从低电平变化为高电平，调整所述第4电压与所述第5电压的电压差，

相应于对所述源极线施加所述第5电压的时序，对所述感测放大器施加大于所述第7电压的第8电压，

在对所述源极线施加了所述第5电压之后，相应于施加所述第4电压的时序，对所述感测放大器施加大于所述第7电压且小于所述第8电压的第9电压，

利用所述第5电压与所述第4电压的电压差、以及所述第8电压与所述第9电压的电压差，控制施加至所述位线的电压。

7.根据权利要求1所述的半导体存储装置，其中所述控制电路

具有第1控制信号，相应于对所述字线施加所述第2电压的时序，将控制施加至所述位线的电压的第1控制信号从低电平变化为高电平，维持高电平，

在所述第1控制信号维持高电平的期间，对所述源极线施加所述第5电压，

在所述第1控制信号维持高电平的期间，对所述感测放大器施加大于所述第7电压的第8电压，

通过使所述第1控制信号维持高电平的时间变化，利用所述第5电压与所述第4电压的电压差以及所述第8电压，控制施加至所述位线的电压。

8.根据权利要求1所述的半导体存储装置，其中所述第4电压与所述第6电压为大致相同电压。