[发明专利]阵列基板的制备方法及阵列基板

说明书

本申请提供一种阵列基板的制备方法及阵列基板，该制备方法包括依次在基板上形成图案化的第一金属层、绝缘层、第一半导体层、第二半导体层和第二金属层，所述第一半导体层的材料为非晶硅或低温多晶硅，所述第二半导体层的材料为金属氧化物或低温多晶硅；其中，位于所述非显示区的所述图案化的第一金属层、所述绝缘层和所述图案化的第二金属层，以及所述图案化的第一半导体层形成GOA驱动电路；位于所述显示区的所述图案化的第一金属层、所述绝缘层和所述图案化的第二金属层，以及所述图案化的第二半导体层形成像素电路。本申请在提高8K 120Hz显示面板像素充电率的同时，提高了GOA驱动电路中薄膜晶体管器件的稳定性。

技术领域

本申请涉及显示技术领域，具体涉及一种阵列基板的制备方法及阵列基板。

背景技术

GOA(Gate Driver on Array，集成栅极驱动电路)技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。随着薄膜晶体管性能的提升，GOA技术已经普遍应用于显示面板中。

目前在8K 120Hz显示面板的制作过程中，阵列基板像素电路中半导体层的材料为a-Si，由于a-Si的迁移率低，导致显示面板像素充电率较低。另外，GOA驱动电路以IGZO为半导体层的材料时，会大大降低GOA驱动电路中薄膜晶体管器件的稳定性，导致产品良率下降。因此，如何在提高8K 120Hz显示面板像素充电率的同时，提高GOA驱动电路中薄膜晶体管器件的稳定性是亟待解决的技术问题。

发明内容

本申请提供一种阵列基板的制备方法及阵列基板，以解决现有的8K120Hz显示面板像素充电率低以及GOA驱动电路中薄膜晶体管器件稳定性差的技术问题。

本申请提供一种阵列基板的制备方法，其包括以下步骤：

提供一基板，所述基板包括显示区和非显示区；

在所述基板上形成图案化的第一金属层；

在所述图案化的第一金属层上形成绝缘层；

在所述绝缘层位于所述非显示区的部分上形成图案化的第一半导体层，所述第一半导体层的材料为非晶硅或低温多晶硅；

在所述绝缘层位于所述显示区的部分上形成图案化的第二半导体层，所述第二半导体层的材料为金属氧化物或低温多晶硅；

在所述图案化的第一半导体层和所述图案化的第二半导体层上形成图案化的第二金属层；

其中，位于所述非显示区的所述图案化的第一金属层、所述绝缘层和所述图案化的第二金属层，以及所述图案化的第一半导体层形成GOA驱动电路；位于所述显示区的所述图案化的第一金属层、所述绝缘层和所述图案化的第二金属层，以及所述图案化的第二半导体层形成像素电路。

在本申请的阵列基板的制备方法中，所述第一半导体层的材料为非晶硅。

在本申请的阵列基板的制备方法中，所述第二半导体层的材料为金属氧化物。

在本申请的阵列基板的制备方法中，所述在所述绝缘层位于所述非显示区的部分上形成图案化的第一半导体层的步骤，包括：

采用气相沉积工艺在所述绝缘层位于所述非显示区的部分上形成第一半导体层；

对所述第一半导体层进行刻蚀处理，以形成图案化的所述第一半导体层。

在本申请的阵列基板的制备方法中，所述在所述绝缘层位于所述显示区的部分上形成图案化的第二半导体层的步骤，包括：

采用气相沉积工艺在所述绝缘层位于所述显示区的部分上形成第二半导体层；

对所述第二半导体层进行刻蚀处理，以形成图案化的所述第二半导体层。