[发明专利]载体及半导体装置的制造方法

说明书

本发明的实施方式涉及一种载体及半导体装置的制造方法。根据一个实施方式，载体包含：支撑衬底；剥离层，设置在所述支撑衬底之上；第1密接层，设置在所述支撑衬底与所述剥离层之间；及保护层，设置在所述支撑衬底与所述第1密接层之间，且厚度大于所述剥离层的厚度、及所述第1密接层的厚度。

相关申请案

本申请案基于2019年2月20日提出申请的先行的日本专利申请案第2019-28074号的优先权的利益，且要求该利益，其全部内容通过引用包含于此。

技术领域

本发明的实施方式涉及一种载体及半导体装置的制造方法。

背景技术

作为新的封装技术，FO-WLP(Fan Out Wafer Level Package，扇出型晶圆级封装)正在研发当中。FO-WLP中，在支撑衬底上实施配线的形成、芯片的覆载、密封等安装步骤后，将密封品从支撑衬底剥离并加以单片化，至此封装完成。

对于需要形成高精细配线间距的产品，会使用前工程装置进行生产，因此所使用的支撑衬底是玻璃晶圆或硅晶圆。这两者在总成本中所占的比例均较高，因此要求支撑衬底能够再利用。

发明内容

本发明的实施方式提供一种支撑衬底能够再利用的载体及半导体装置的制造方法。

根据本发明的一个实施方式，载体包含：支撑衬底；剥离层，设置在所述支撑衬底之上；第1密接层，设置在所述支撑衬底与所述剥离层之间；及保护层，设置在所述支撑衬底与所述第1密接层之间，且厚度大于所述剥离层的厚度、及所述第1密接层的厚度。

附图说明

图1是本发明的实施方式的载体的示意剖视图。

图2(a)、(b)是表示本发明的实施方式的半导体装置的制造方法的示意剖视图。

图3(a)、(b)是表示本发明的实施方式的半导体装置的制造方法的示意剖视图。

图4(a)、(b)是表示本发明的实施方式的半导体装置的制造方法的示意剖视图。

图5(a)、(b)是表示本发明的实施方式的半导体装置的制造方法的示意剖视图。

图6(a)、(b)是表示本发明的实施方式的半导体装置的制造方法的示意剖视图。

图7(a)、(b)是表示本发明的实施方式的半导体装置的制造方法的示意剖视图。

图8(a)、(b)是表示本发明的实施方式的半导体装置的制造方法的示意剖视图。

图9(a)、(b)是表示本发明的实施方式的半导体装置的制造方法的示意剖视图。

图10是表示本发明的实施方式的半导体装置的制造方法的示意俯视图。

图11是本发明的实施方式的载体的示意剖视图。

具体实施方式

下面，参照附图对本发明的实施方式进行说明。在各图中，对相同的要素标注相同的符号，并适当省略详细的说明。此外，附图是示意性的，各部分的厚度与宽度的关系、各部分之间的大小比例等未必与现实情况相同。另外，即便表示的是相同的部分，有时在不同的附图中也会以不同的尺寸或比例等来表示。

图1是本发明的实施方式的载体10的示意剖视图。

载体10具有支撑衬底11、保护层12、第1密接层(下面，简称密接层)13、剥离层14、金属层15。保护层12、密接层13、剥离层14及金属层15依次设置在支撑衬底11上。