[发明专利]半导体装置及半导体电路

权利要求书

1.一种半导体装置，具备：

半导体层，具有平行于第1方向及与上述第1方向正交的第2方向的第1面及与上述第1面对置的第2面，该半导体层具备：

第1导电型的第1半导体区域；

第2导电型的第2半导体区域，设置于上述第1半导体区域与上述第1面之间；

第1导电型的第3半导体区域，设置于上述第2半导体区域与上述第1面之间；

第2导电型的第4半导体区域，设置于上述第3半导体区域与上述第1面之间；

多个第1沟槽，在上述第1方向上延伸，在上述第2方向上反复配置，距上述第2面的距离小于从上述第2面到上述第3半导体区域为止的距离；和

多个第2沟槽，在上述第1方向上延伸，在上述第2方向上反复配置，距上述第2面的距离小于从上述第2面到上述第3半导体区域为止的距离；

第1栅极电极，设置于上述第1沟槽中；

第1栅极绝缘膜，设置于上述第1栅极电极与上述第3半导体区域之间及上述第1栅极电极与上述第4半导体区域之间，与上述第4半导体区域接触；

第2栅极电极，设置于上述第2沟槽中；

第2栅极绝缘膜，设置于上述第2栅极电极与上述第3半导体区域之间；

第1电极，设置于上述半导体层的上述第1面侧，与上述第4半导体区域电连接；

第2电极，设置于上述半导体层的上述第2面侧，与上述第1半导体区域电连接；

第1栅极电极焊盘，设置于上述半导体层的上述第1面侧，被施加第1栅极电压；

第2栅极电极焊盘，设置于上述半导体层的上述第1面侧，被施加第2栅极电压；

第1布线，将上述第1栅极电极焊盘与上述第1栅极电极电连接；以及

第2布线，将上述第2栅极电极焊盘与上述第2栅极电极电连接，

上述半导体层具有第1连接沟槽，

多个上述第1沟槽内的相邻的2个上述第1沟槽在各自的端部通过上述第1连接沟槽而连接，

多个上述第2沟槽内的至少1个上述第2沟槽设置于上述相邻的2个上述第1沟槽间，

上述至少1个上述第2沟槽中的上述第2栅极电极，在上述相邻的2个上述第1沟槽间的第1位置，与上述第2布线电连接。

2.如权利要求1所述的半导体装置，

上述第1位置是上述至少1个上述第2沟槽中的上述第2栅极电极的上述第1方向的端部。

3.如权利要求2所述的半导体装置，

上述至少1个上述第2沟槽中的上述第2栅极电极在与上述第1方向相反的方向的端部即第2位置处与上述第2布线电连接。

4.如权利要求1至3中任一项所述的半导体装置，

上述第1位置是上述第2布线与上述第2沟槽交叉的位置。

5.如权利要求1至3中任一项所述的半导体装置，

上述第1栅极电极在上述第1方向的端部的第3位置与上述第1布线电连接。

6.如权利要求5所述的半导体装置，

上述第1栅极电极在与上述第1方向相反的方向的端部的第4位置与上述第1布线电连接。

7.如权利要求1至3中任一项所述的半导体装置，

上述第2布线与上述第2栅极电极，使用与上述第2布线不同的材料的导电层而连接。

8.如权利要求7所述的半导体装置，

上述导电层的上述第2方向的宽度小于上述第2栅极电极的上述第2方向的宽度。

9.如权利要求1至3中任一项所述的半导体装置，

上述半导体层具有第2连接沟槽，

上述至少1个上述第2沟槽与和上述至少1个上述第2沟槽相邻的上述第2沟槽，在各自的端部通过上述第2连接沟槽而连接。

10.如权利要求9所述的半导体装置，

上述第2连接沟槽被上述第2半导体区域夹着。