[发明专利]半导体存储器装置

权利要求书

1.一种半导体存储器装置，该半导体存储器装置包括：

电极结构，该电极结构包括交替地层叠在源极板上的多个电极层和多个层间介电层，该源极板在第一方向上限定有单元区域和连接区域；

垂直沟道，该垂直沟道在所述单元区域中穿过所述电极结构；

硬掩模图案，该硬掩模图案在所述连接区域中设置在所述电极结构上，并且具有多个开口孔；

多个接触孔，所述多个接触孔在所述开口孔下方限定在所述电极结构中，并且暴露所述电极层的焊盘区域；以及

狭缝，该狭缝在所述连接区域中将所述硬掩模图案划分成比所述电极结构小的单元。

2.根据权利要求1所述的半导体存储器装置，其中，所述电极结构具有在第一方向上延伸的线形状，并且所述硬掩模图案的一个或更多个单元布置在所述第一方向上。

3.根据权利要求2所述的半导体存储器装置，该半导体存储器装置还包括：

位线，该位线联接到所述垂直沟道并且设置在所述硬掩模图案上，

其中，所述位线在第二方向上延伸，该第二方向与所述第一方向交叉以形成与所述电极结构的表面或所述源极板的表面基本上平行的平面。

4.根据权利要求3所述的半导体存储器装置，其中，所述硬掩模图案的一个或更多个单元通过具有在所述第二方向上延伸的线形状的狭缝形成。

5.根据权利要求3所述的半导体存储器装置，其中，所述硬掩模图案的所述一个或更多个单元在所述第二方向上的宽度与所述电极结构在所述第二方向上的宽度相同。

6.根据权利要求3所述的半导体存储器装置，该半导体存储器装置还包括：

多个分离图案，多个所述分离图案在所述第二方向上设置在所述电极结构和所述硬掩模图案的两侧，

其中，所述狭缝在一对相邻的分离图案之间在所述第二方向上延伸。

7.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括：

放电路径，该放电路径联接到所述硬掩模图案。

8.一种半导体存储器装置，该半导体存储器装置包括：

逻辑结构，该逻辑结构设置在沿第一方向限定有单元区域和连接区域的基板上；

电极结构，该电极结构包括交替地层叠在源极板上的多个电极层和多个层间介电层，所述源极板设置在所述逻辑结构上；

垂直沟道，该垂直沟道在所述单元区域中穿过所述电极结构；

硬掩模图案，该硬掩模图案在所述连接区域中设置在所述电极结构上，并且具有多个开口孔；

多个接触孔，所述多个接触孔在所述开口孔下方限定在所述电极结构中，并且暴露所述电极层的焊盘区域；以及

放电路径，该放电路径将所述硬掩模图案和所述基板联接。

9.根据权利要求8所述的半导体存储器装置，其中，所述放电路径包括接触插塞，该接触插塞穿过所述电极结构，通过所述逻辑结构联接到所述基板，并且具有由侧壁介电层围绕的侧表面。

10.根据权利要求9所述的半导体存储器装置，其中，所述接触插塞不穿过所述硬掩模图案，并且联接到所述硬掩模图案的底表面。

11.根据权利要求9所述的半导体存储器装置，该半导体存储器装置还包括：

联接通孔，该联接通孔联接到所述硬掩模图案并且设置在所述硬掩模图案上，

其中，所述接触插塞穿过所述硬掩模图案，并且联接到所述联接通孔。

12.根据权利要求11所述的半导体存储器装置，该半导体存储器装置还包括：

介电层，该介电层设置在所述电极结构、所述垂直沟道和所述硬掩模图案上；以及

位线，该位线设置在所述介电层上，并且通过穿过所述介电层的位线触点来联接到所述垂直沟道，

其中，所述联接通孔穿过所述介电层。