[发明专利]半导体存储器装置

说明书

一种半导体存储器装置，该半导体存储器装置包括：电极结构，其包括交替地层叠在源极板上的多个电极层和多个层间介电层，该源极板在第一方向上限定有单元区域和连接区域；垂直沟道，其在单元区域中穿过电极结构；硬掩模图案，其在连接区域中设置在电极结构上，并且具有多个开口孔；多个接触孔，其在开口孔下方限定在电极结构中，并且暴露电极层的焊盘区域；以及狭缝，其在连接区域中将硬掩模图案划分成比电极结构小的单元。

技术领域

各种实施方式总体上涉及半导体存储器装置，更具体地，涉及一种具有三维结构的半导体存储器装置。

背景技术

为了满足消费者所需求的优异性能和低价格，需要增加半导体存储器装置的集成度。由于二维(2D)或平面半导体存储器装置的集成度主要由单位存储器单元所占据的面积确定，所以集成度受精细图案形成技术的水平和复杂度极大影响。然而，由于形成精细图案需要显著昂贵的设备，所以二维半导体存储器装置的集成度虽然在增加，但仍受到限制。作为克服这种限制的另选方式，已提出了具有包括三维布置的存储器单元的三维结构的半导体存储器装置。

发明内容

在实施方式中，一种半导体存储器装置可包括：电极结构，其包括交替地层叠在源极板上的多个电极层和多个层间介电层，该源极板在第一方向上限定有单元区域和连接区域；垂直沟道，其在单元区域中穿过电极结构；硬掩模图案，其在连接区域中设置在电极结构上，并且具有多个开口孔；多个接触孔，其在开口孔下方限定在电极结构中，并且暴露电极层的焊盘区域；以及狭缝，其在连接区域中将硬掩模图案划分成比电极结构小的单元。

在实施方式中，一种半导体存储器装置可包括：逻辑结构，其设置在基板上，该基板在第一方向上限定有单元区域和连接区域；电极结构，其包括交替地层叠在设置在逻辑结构上的源极板上的多个电极层和多个层间介电层；垂直沟道，其在单元区域中穿过电极结构；硬掩模图案，其在连接区域中设置在电极结构上，并且具有多个开口孔；多个接触孔，其在开口孔下方限定在所述电极结构中，并且暴露电极层的焊盘区域；以及放电路径，其将硬掩模图案和基板联接。

附图说明

图1是示出根据本公开的实施方式的半导体存储器装置的示例的框图。

图2是示出根据本公开的实施方式的图1所示的存储块的示例的等效电路图。

图3和图4是示出根据本公开的实施方式的半导体存储器装置的部分的示例的俯视图。

图5至图8是示出根据本公开的实施方式的半导体存储器装置的示例的横截面图。

图9是示出根据本公开的实施方式的半导体存储器装置的示例的俯视图。

图10A至图14A是帮助说明根据本公开的实施方式的半导体存储器装置的制造方法的步骤的俯视图的示例。

图10B至图14B是根据本公开的实施方式的沿着图10A至图14A的线A-A’截取的横截面图。

图15是示意性地示出包括根据本公开的实施方式的半导体存储器装置的存储器系统的示例的表示的图。

图16是示意性地示出包括根据本公开的实施方式的半导体存储器装置的计算系统的示例的表示的框图。

具体实施方式

本公开的优点和特征以及实现它们的方法将从以下参照附图描述的示例性实施方式的描述变得显而易见。然而，本公开不限于本文所公开的示例性实施方式，而是可按照各种不同的方式实现。本公开的示例性实施方式向本领域技术人员传达本公开的范围。