[发明专利]一种对IRIG-B（DC）码的解码和编码系统及方法

说明书

本发明提供了一种基于FPGA的解码和编码方法及系统，本发明通过FPGA完成对IRIG‑B(DC)码的编码、解码设计，能够实现与系统时钟信号的精确同步，FPGA进行解码，输入的IRIG‑B(DC)码暂时保存在FPGA的寄存器中，当GPS送入1pps信号时，需要为外部设备提供精确的对时时钟时，FPGA进行编码操作，输出IRIG‑B(DC)码，从而去校准从设备的实时时间，使设备具有精度高的同步的时钟基准，获得精确且同步的控制效果，便于对从设备进行远程管理和监测，本发明通过以上设计，具有精度高，可移植性较好，以及设计实现比较方便的特点。

技术领域

本发明属于数据通信技术领域，尤其涉及一种对IRIG-B(DC)码的解码和编码系统及方法。

背景技术

IRIG-B(DC)码是一种串行时间码，被广泛应用于时间信息传输系统中，对时统设备进行高度集成，实现时统设备大规模、高速度、低成本、低开发费用、设计周期短、电路简单、易于调试和可靠性高的目标，是时统设备发展的必然趋势。以往很多IRIG-B(DC)码的编码、解码设计都是基于单片机或者专用解码芯片实现，使用不够灵活，而且精度不高。

FPGA为时码技术、时统设备的研制与开发注入了新的生机，FPGA对接收到的时间信号进行编制，并生成与GPS输出信号1pps精确同步的IRIG-B(DC)码信号。而解码系统是FPGA对IRIG-B(DC)码格式信号进行解调，产生出所需的绝对时间和其他IRIG-B(DC)码携带的信息，提供给测量设备。使得设计更加灵活、精度更高而且更容易移植。

发明内容

针对现有技术中的上述不足，本发明提供的一种对IRIG-B(DC)码的解码和编码系统及方法。解决了现有技术中基于单片机或专用解码芯片实现编码和解码不灵活以及精度不高的问题。

为了达到以上目的，本发明采用的技术方案为：

本方案提供一种对IRIG-B(DC)码的解码和编码系统，包括FPGA寄存器，以及分别与所述FPGA寄存器连接的GPS、时统设备以及CPU；

所述FPGA寄存器用于根据GPS输入的准秒时刻脉冲lpps以及IRIG-B(DC)码串行数据实现对IRIG-B(DC)码的编码和解码操作；

所述CPU用于系统控制，实现对FPGA的访问和管理；

所述GPS用于向FPGA寄存器发送准秒时刻脉冲lpps以及时间信息；

所述时统设备用于向FPGA寄存器发送IRIG-B(DC)码，以及接收FPGA寄存器发送的串行的IRIG-B(DC)码，利用发送和接收的IRIG-B(DC)码校准实时时间。

基于上述系统，本发明还提供了一种对IRIG-B(DC)码的解码和编码方法，包括解码过程和编码过程；

所述解码过程包括以下步骤：

A1、接受串行的IRIG-B(DC)码信号；

A2、根据所述IRIG-B(DC)码信号确定IRIG-B(DC)码的准秒位置，并根据所述准秒位置开始接收数据；

A3、根据IRIG-B(DC)码的占空比确定IRIG-B(DC)码的码元个数；

A4、根据所述IRIG-B(DC)码的码元个数，判断是否接受完所有串行的IRIG-B(DC)码信号，若是，则将接收到的时间信息数据保存至FPGA内部的寄存器中，完成对IRIG-B(DC)码的解码操作，否则，返回步骤A1；

所述编码过程包括以下步骤：

B1、从FPGA内部的寄存器中提取时间信息数据；

B2、接收GPS输入的准秒时刻脉冲lpps，产生IRIG-B(DC)码准秒时沿，并开始编码操作；