[发明专利]一种应用于基于eFlash存算一体电路的数模混合读取电路的设计

说明书

本发明提出一种应用于基于eFlash存算一体电路的数模混合读取电路的设计，用于满足DNN模型的推理时不同乘加运算组合的需求，达到较高的能耗效率和较高的计算正确率。该设计采用的电路包括了带负反馈的TIA(Trans‑impedance Amplifier),VGA(Variable Gain Amplifier)以及ADC(Analog‑to‑Digital Converter)，实现将加权电流转换为数字输出，完成向量‑矩阵乘加操作。TIA和VGA组合的电路称为VGTIA(Variable Gain Trans‑impedance Amplifier)。该设计属于基于嵌入式NOR Flash的存算一体向量‑矩阵乘加模拟计算核的一部分。

技术领域

本发明提出一种应用于基于eFlash存算一体电路的数模混合读取电路的设计，属于数模混合集成电路技术领域，具体为通过一个可变增益TIA(Trans-impedanceAmplifier)将加权电流转换为电压信号，再通过ADC(Analog-to-Digital Converter)将电压信号转换为数字信号输出，从而实现将不同范围的加权电流转化为数字信号，满足不同算法的需求，达到一个高的能耗效率以及计算的正确率。

背景技术

近年来，机器学习迅速影响着越来越多的科学研究。深度神经网络(Deep NeuralNetwork，DNN)是一种高效的框架，可以将针对大数据集的人工智能转换为有价值的模型参数，进而完成准确地分类任务。经过海量训练数据以及服务器群组训练的DNN会被部署到终端设备或云服务器上，用于推理。然而，几十年来一直主导着计算领域的冯-诺依曼架构的计算机系统具有物理上分离的内存系统和处理元素，这种计算方式导致了数据移动在性能和功耗方面的巨大通信成本。数据必须通过内存层次结构传输到执行计算的处理结构，然后存储回内存。这种计算方式并行处理能力较弱，无法快速完成大型DNN的推理，能源利用率也非常低。最近一段时间，图像处理单元(Graphic Processing Units，GPUs)由于其大的内存带宽和高度并行计算资源在加速深度学习中广泛采用。然而，GPU的功耗很高，在有续航要求的终端设备中应用受限，同时也给高端服务器系统带来了巨大的挑战，尤其考虑到数据中心具有严格的散热限制。因此，在DNN模型的推理应用中，必须考虑使用高通量低功耗的深度神经网络加速器。

在冯-诺依曼架构的计算机系统，90％以上的运算资源都消耗在数据搬运的过程中。因此，存算一体化成为了未来趋势。其中，基于eFlash的存算一体结构是近年来提出的一种新型存算一体结构。该结构利用NOR-Flash的模拟特性，可直接在存储单元内进行向量-矩阵乘加运算，规避了数据搬运造成的能量消耗，提高了运算效率。

在基于eFlash存算一体电路中，NOR-Flash阵列的bitline上的电流为矩阵乘加运算的模拟量结果。该电流值会随着各种乘加运算的组合的不同而不同，所以需要设计一套满足不同场景的数模混合读取电路，实现较高的能耗效率和计算正确率。

该存算一体向量-矩阵乘加模拟计算核是基于第三代SuperFlash，该eFlash单元自2010 年起就开始应用于独立和嵌入式闪存产品，这个自对齐的三聚单元使用了分裂门结构，以浮动门作为存储元素，由以下5个节点用于读取、擦除和编程操作：word-line(WL)、source- line(SL)、bit-line(BL)、coupling gate(CG)和erase gate(EG)。该eFlash单元能够实现多位信息的存储。

发明内容