[发明专利]用于多晶片图像传感器的DRAM和逻辑单元之间的可配置接口对准缓冲器

权利要求书

1.一种图像传感器，包括：

像素阵列，被配置为感测光并且被配置在多个块中；

其中每个像素块耦合到适于提供数字化的图像数据的单独的模数转换器(ADC)；

ADC，被耦合成将数字化的图像数据馈送到图像RAM中；

图像RAM，被耦合成以第一像素次序将数字化的图像数据提供给对准缓冲器；

对准缓冲器，被配置为以第二像素次序将数字化的图像数据提供给图像处理器，第二像素次序不同于第一像素次序；以及

图像处理器，物理上位于裸片堆叠组件中的单独的裸片上，所述单独的裸片通过裸片间键合互连；

其中像素阵列、ADC和图像RAM各自物理上位于裸片堆叠组件的单独的裸片上；以及

其中图像处理器与ADC位于相同的第一裸片上，并且对准缓冲器和图像RAM位于相同的第二裸片上，第二裸片不同于第一裸片。

2.如权利要求1所述的图像传感器，其中对准缓冲器包括能够在第一地址被读取并同时在第二地址被写入的多端口RAM，第一地址不同于第二地址。

3.如权利要求2所述的图像传感器，其中多端口RAM被配置为以第一长度的字被写入并且以比第一长度短的第二长度的字被读取。

4.如权利要求3所述的图像传感器，其中第二像素次序可配置为从左到右像素次序或从右到左像素次序。

5.如权利要求4所述的图像传感器，其中第二像素次序可配置为全分辨率像素次序或降低分辨率像素次序。

6.如权利要求5所述的图像传感器，其中图像RAM是DRAM并且适于存储至少一个整个图像帧。

7.如权利要求3所述的图像传感器，其中对准缓冲器包括第一对准缓冲器RAM和第二对准缓冲器RAM，对准缓冲器被配置为用数字化的图像数据写入第一对准缓冲器RAM，同时第二对准缓冲器RAM被读取以将数字化的图像数据提供给图像处理器，以及用数字化的图像数据写入第二对准缓冲器RAM，同时第一对准缓冲器RAM被读取以将数字化的图像数据提供给图像处理器。

8.如权利要求7所述的图像传感器，其中图像RAM是DRAM并且适于存储至少一个整个图像帧。

9.如权利要求8所述的图像传感器，其中对准缓冲器可重新配置为以从至少从左到右像素次序和从右到左像素次序可选择的次序将数字化的图像数据提供给图像处理器。

10.如权利要求3所述的图像传感器，其中对准缓冲器可配置为以全分辨率次序或降低分辨率次序将数字化的图像数据提供给图像处理器。

11.一种向多晶片图像传感器中的图像处理器提供图像数据的方法，所述图像传感器具有像素传感器裸片，所述像素传感器裸片具有被组织为像素块的像素，所述方法包括：

通过模数转换器(ADC)重复地从每个像素块中的像素读取像素数据以生成数字化的像素数据，并同时将每个块中像素的所述数字化的像素数据写入图像RAM，直到每个块中的所有像素都被读取，每个像素块耦合到ADC；

从位于与ADC分开的晶片上的图像RAM将数字化的像素数据读取到对准缓冲器中，所述像素数据在图像RAM中处于第一像素次序；以及

以第二像素次序从对准缓冲器将数字化的像素数据读取到图像处理器中，第二像素次序不同于第一像素次序；

图像处理器与ADC位于相同的第一晶片上并且与像素阵列位于不同的晶片上，对准缓冲器和图像处理器位于相同的第二晶片上并且与像素阵列位于不同的晶片上，第二晶片不同于第一晶片。

12.如权利要求11所述的方法，其中第二像素次序将颜色单元的像素的数字化的像素数据按颜色单元组提供给图像处理器。