[发明专利]非易失性存储器与其操作方法在审
申请号: | 202010045577.X | 申请日: | 2020-01-16 |
公开(公告)号: | CN113160866A | 公开(公告)日: | 2021-07-23 |
发明(设计)人: | 叶腾豪;吕函庭;刘逸青 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | G11C16/04 | 分类号: | G11C16/04;G11C16/08;G11C16/10 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 任岩 |
地址: | 中国台湾新竹*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 非易失性存储器 与其 操作方法 | ||
1.一种非易失性存储器,包含:
一存储器单元阵列,包含多个存储器单元串列;
多个位开关,电性连接这些存储器单元串列;
一存储器操作电路,电性连接这些位开关,并用以在一写入阶段经由这些位开关传送一写入信号至该存储器单元阵列;以及
多个源极开关,电性连接这些存储器单元串列,其中这些存储器单元串列中至少一者是用以经由这些源极开关中至少一者接收一偏压信号;
其中在该写入阶段时,当这些位开关中的一第一位开关导通,使得这些存储器单元串列中的一第一存储器单元串列经由该第一位开关接收该写入信号时,电性连接于这些存储器单元串列中的其他存储器单元串列的这些源极开关将导通。
2.根据权利要求1所述的非易失性存储器,其中在该写入阶段时,当这些位开关中的该第一位开关导通,使得这些存储器单元串列中的该第一存储器单元串列接收该写入信号时,这些源极开关中电性连接于第一存储器单元串列的一第一源极开关将关断;以及
其中在该写入阶段时,该第一存储器单元串列中的一第一存储器单元响应于一字线的电压而导通,使得该第一存储器单元串列中的一第一位线及一第一源极线通过该第一存储器单元保持相同电位。
3.根据权利要求1所述的非易失性存储器,其中在该写入阶段时,当这些位开关中的该第一位开关导通,使得这些存储器单元串列中的该第一存储器单元串列接收该写入信号时,电性连接于这些存储器单元串列中的其他存储器单元串列的这些位开关将关断。
4.根据权利要求3所述的非易失性存储器,其中在该写入阶段时,对应于这些存储器单元串列中的一第二存储器单元串列的一第二位开关关断,对应于这些存储器单元串列中的该第二存储器单元串列的一第二源极开关导通,使得该第二存储器单元串列经由该第二源极开关接收该偏压信号;该第二存储器单元串列中的一第二存储器单元响应于一字线的电压而导通,使得该第二存储器单元串列中的一第二位线及一第二源极线通过该第二存储器单元保持相同电位。
5.根据权利要求1所述的非易失性存储器,其中该存储器操作电路还包含:
一缓存电路,用以接收该写入信号;
一缓冲电路,电性连接于该缓存电路;以及
一放大电路,电性连接于该缓冲电路,用以通过该缓冲电路接收该写入信号,其中这些存储器单元串列电性连接于该放大电路的同一个输入输出端。
6.一种非易失性存储器的操作方法,包含:
在一写入阶段,导通一第一位开关,使得一写入信号经由该第一位开关及一第一位线被输入至一第一存储器单元串列中的一第一存储器单元;以及
关断一第一源极开关,使得该第一存储器单元串列与一偏压电路之间形成断路,且该第一存储器单元串列中的该第一位线及一第一源极线通过该第一存储器单元保持相同电位。
7.根据权利要求6所述的非易失性存储器的操作方法,还包含:
在该写入阶段,关断一第二位开关,使得一第二存储器单元串列的一第二位线与一存储器操作电路之间形成断路;以及
导通一第二源极开关,使得该第二存储器单元串列中的一第二存储器单元经由一第二源极线从该偏压电路接收一偏压信号,且该第二位线及该第二源极线通过该第二存储器单元保持相同电位。
8.根据权利要求7所述的非易失性存储器的操作方法,还包含:
在一消除阶段,导通该第一源极开关及该第二源极开关,使得该第一存储器单元串列及该第二存储器单元串列分别导通至该偏压电路;以及
在该消除阶段,导通该第一位开关及该第二位开关,使得该第一存储器单元串列及该第二存储器单元串列分别导通至该存储器操作电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010045577.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种布里渊频移误差估算方法
- 下一篇:自动化测试设备