[发明专利]存储单元阵列、量化电路阵列及其读取控制方法

权利要求书

1.一种存储单元阵列，其特征在于，包括：

呈行和列排列的多个像素单元组，每一像素单元组包括单列4n行像素单元，n为大于等于1的正整数；

像素信号线，每一像素单元组耦接2n条像素信号线，所述2n条像素信号线分别依次耦接所述像素单元组中各行像素单元，包括同一列像素单元的像素单元组耦接相同的2n条像素信号线；

每一像素单元组包括：

2n个合并控制开关，每一合并控制开关耦接所述像素单元组中第2x行像素单元的存储节点和第2x+1行像素单元的存储节点，x为大于等于0且小于2n的整数。

2.根据权利要求1所述的存储单元阵列，其特征在于，所述合并控制开关包括：

MOS管，所述MOS管的源极和漏极中一个耦接所述像素单元组中第2x行像素单元的存储节点，另一个耦接所述像素单元组中第2x+1行像素单元的存储节点，所述MOS管的栅极接入合并控制信号。

3.根据权利要求1所述的存储单元阵列，其特征在于，每一像素单元组还包括：

4n个行选择开关，第x个行选择开关的一端耦接第x行像素单元，第m个以及第m+2n个行选择开关的另一端耦接第m条像素信号线，m为大于等于0且小于2n的整数。

4.基于权利要求1至3任一项所述的存储单元阵列的量化电路阵列，其特征在于，包括：

多列量化电路，每一像素信号线BLp(y)与第p+y×2n列量化电路相耦接，每一量化电路用以对其耦接的像素信号线进行选通，BLp(y)表示第y列像素单元所耦接的第p条像素信号线，y为大于等于0的整数，p为大于等于0且小于2n的整数。

5.基于权利要求4所述的量化电路阵列的读取控制方法，其特征在于，包括：

接收列地址选通信号；

按照所述列地址选通信号控制所述多列量化电路依次选通各个像素信号线，以输出第2x行像素单元和第2x+1行像素单元合并后的像素。

6.根据权利要求5所述的读取控制方法，其特征在于，所述按照所述列地址选通信号控制所述多列量化电路依次选通各个像素信号线包括：

按照所述列地址选通信号控制所述多列量化电路依次选通2q+y×2n条像素信号线，再依次选通2q+1+y×2n条像素信号线，q为大于等于0且小于n的正整数。

7.根据权利要求6所述的读取控制方法，其特征在于，所述按照所述列地址选通信号控制所述多列量化电路依次选通2q+y×2n条像素信号线包括：先按q的值从低到高选定q值，再按照所述列地址选通信号控制所述多列量化电路在选定的q值下按照y的值从低到高的顺序选通像素信号线。

8.一种存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求5至7任一项所述读取控制方法的步骤。

9.一种图像传感器，其特征在于，包括权利要求1至3任一项所述的存储单元阵列，或者包括权利要求4所述的量化电路阵列。