[发明专利]移位寄存器、其驱动方法及栅极驱动电路、显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括：输入模块、输出模块、电位维持模块和脉宽调制模块；其中，

所述输入模块与触发信号端耦接，所述输入模块被配置为在第一时钟信号端的第一电平控制下，将所述触发信号端的第二电平写入所述输出模块的第一控制端，并在第二时钟信号端的第一电平控制下，将所述第二时钟信号端的第一电平写入所述输出模块的第二控制端；

所述脉宽调制模块包括多个脉宽调制子模块，各所述脉宽调制子模块与所述触发信号端耦接，每一所述脉宽调制子模块被配置为在一时钟信号端的第一电平和一使能信号端的第一电平控制下，将所述触发信号端的第一电平写入所述输出模块的第一控制端和所述电位维持模块的控制端；

其中，各所述脉宽调制子模块耦接的多个所述时钟信号端其中之一为所述第二时钟信号端，其余为所述第一时钟信号端、所述第二时钟信号端之外的其他时钟信号端；所述第一时钟信号端、所述第二时钟信号端和所述其他时钟信号端的第一电平依次跳变；

所述输出模块与信号输出端耦接，所述输出模块被配置为在所述触发信号端输出第二电平且所述第二时钟信号端输出第一电平时，将第二电平信号端的第二电平写入所述信号输出端；在所述触发信号端、所述时钟信号端同时输出第一电平时，将第一电平信号端的第一电平写入所述信号输出端；

所述电位维持模块，被配置为在所述触发信号端的第一电平控制下，维持所述输出模块的第一控制端和第二控制端的电位。

2.如权利要求1所述的移位寄存器，其特征在于，所述输入模块，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第一电容；

所述第一晶体管的栅极与所述第一时钟信号端耦接，第一极与所述触发信号端耦接；

所述第二晶体管的栅极与所述第一晶体管的第二极耦接，第一极与所述第一时钟信号端耦接；

所述第三晶体管的栅极与所述第一时钟信号端耦接，第一极与所述第一电平信号端耦接；

所述第四晶体管的栅极与所述第二晶体管的第二极、所述第三晶体管的第二极耦接，第一极与所述第二时钟信号端耦接；

所述第五晶体管的栅极与所述第二时钟信号端耦接，第一极与所述第四晶体管的第二极耦接；

所述第一电容耦接于所述第四晶体管的栅极和第二极之间。

3.如权利要求2所述的移位寄存器，其特征在于，所述电位维持模块，包括：第六晶体管、第七晶体管、第二电容和第三电容；

所述第六晶体管的栅极与所述第一晶体管的第二极耦接，第一极与所述第二电平信号端耦接，第二极与所述第五晶体管的第二极耦接；

所述第二电容耦接于所述第六晶体管的第二极与所述第二电平信号端之间；

所述第七晶体管的栅极与所述第一晶体管的第二极耦接，第一极与所述第二时钟信号端耦接；

所述第三电容耦接于所述第七晶体管的栅极与第二极之间。

4.如权利要求3所述的移位寄存器，其特征在于，所述输出模块，包括：第八晶体管和第九晶体管；

所述第八晶体管的栅极与所述第六晶体管的第二极耦接，第一极与所述第二电平信号端耦接，第二极与所述信号输出端耦接；

所述第九晶体管的栅极与所述第七晶体管的栅极耦接，第一极与所述第一电平信号端耦接，第二极与所述信号输出端耦接。