[发明专利]移位寄存器、其驱动方法及栅极驱动电路、显示装置

说明书

本公开提供了一种移位寄存器、其驱动方法及栅极驱动电路、显示装置，通过设置脉宽调制模块可以使输出脉宽减小1/(n+1)～(n‑1)/(n+1)个时钟周期，其中n为与使能信号端一一对应的时钟信号端的数量，在保持像素发光时长不变的条件下，需要多次输出减小1/(n+1)～(n‑1)/(n+1)个时钟周期后的脉宽，相当于提高了刷新率，从而使得人眼不易察觉低灰阶亮度调节过程中的闪烁现象。

技术领域

本公开涉及显示技术领域，尤其涉及一种移位寄存器、其驱动方法及栅极驱动电路、显示装置。

背景技术

在栅极驱动(Gate driver On Array，GOA)电路中，存在一类用来控制像素发光时间的GOA电路，这种GOA电路被称为EMGOA电路，其通常采用多个级联的移位寄存器来实现。移位寄存器输出的脉冲宽度决定了像素发光的时间。然而，相关技术中的移位寄存器输出的脉冲宽度较大，致使低灰阶亮度调节过程中会出现闪烁现象，影响显示品质。

发明内容

有鉴于此，本公开实施例提供一种移位寄存器、其驱动方法及栅极驱动电路、显示装置，用以解决现有技术中存在的低灰阶亮度调节过程中闪烁的问题。

因此，本公开实施例提供的一种移位寄存器，包括：输入模块、输出模块、电位维持模块和脉宽调制模块；其中，

所述输入模块与触发信号端耦接，所述输入模块被配置为在第一时钟信号端的第一电平控制下，将所述触发信号端的第二电平写入所述输出模块的第一控制端，并在第二时钟信号端的第一电平控制下，将所述第二时钟信号端的第一电平写入所述输出模块的第二控制端；

所述脉宽调制模块包括多个脉宽调制子模块，各所述脉宽调制子模块与所述触发信号端耦接，每一所述脉宽调制子模块被配置为在一时钟信号端的第一电平和一使能信号端的第一电平控制下，将所述触发信号端的第一电平写入所述输出模块的第一控制端和所述电位维持模块的控制端；

其中，各所述脉宽调制子模块耦接的多个所述时钟信号端其中之一为所述第二时钟信号端，其余为所述第一时钟信号端、所述第二时钟信号端之外的其他时钟信号端；所述第一时钟信号端、所述第二时钟信号端和所述其他时钟信号端的第一电平依次跳变；

所述输出模块与信号输出端耦接，所述输出模块被配置为在所述触发信号端输出第二电平且所述第二时钟信号端输出第一电平时，将第二电平信号端的第二电平写入所述信号输出端；在所述触发信号端、所述时钟信号端同时输出第一电平时，将第一电平信号端的第一电平写入所述信号输出端；

所述电位维持模块，被配置为在所述触发信号端的第一电平控制下，维持所述输出模块的第一控制端和第二控制端的电位。

在一种可能的实现方式中，在本公开实施例提供的上述移位寄存器中，所述输入模块，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第一电容；

所述第一晶体管的栅极与所述第一时钟信号端耦接，第一极与所述触发信号端耦接；

所述第二晶体管的栅极与所述第一晶体管的第二极耦接，第一极与所述第一时钟信号端耦接；

所述第三晶体管的栅极与所述第一时钟信号端耦接，第一极与所述第一电平信号端耦接；

所述第四晶体管的栅极与所述第二晶体管的第二极、所述第三晶体管的第二极耦接，第一极与所述第二时钟信号端耦接；

所述第五晶体管的栅极与所述第二时钟信号端耦接，第一极与所述第四晶体管的第二极耦接；

所述第一电容耦接于所述第四晶体管的栅极和第二极之间。

在一种可能的实现方式中，在本公开实施例提供的上述移位寄存器中，所述电位维持模块，包括：第六晶体管、第七晶体管、第二电容和第三电容；