[发明专利]一种多芯片封装结构和提高多芯片ESD的封装方法

说明书

本发明公开了一种多芯片封装结构和提高多芯片ESD的封装方法，该多芯片封装结构包括封装体和所述封装体内的n个芯片，其中，每一所述芯片均包括ESD电路,所述n个芯片均包括放电接口，各芯片的ESD电路与自身的放电接口连接后，再将各芯片的放电接口按预设顺序连接，以形成ESD保护电路；其有益效果是：利用将芯片的放电接口按预设顺序连接，以形成的ESD保护电路，形成整个封装的ESD保护结构，为芯片与芯片之间提供了放电路径，以提高多芯片封装后的ESD防护性。

技术领域

本发明涉及半导体封装技术领域，具体涉及一种多芯片封装结构和提高多芯片ESD的封装方法。

背景技术

在传统技术中，多芯片封装的ESD(静电放电)设计，都是每个芯片单独做ESD保护，即独立芯片内的IO ESD、电源ESD、地ESD保护电路等，但是缺乏芯片之间的整个封装的整体的ESD保护设计。

由于只有每个芯片内部独立的ESD保护结构，没有芯片之间的整个封装的整体的ESD保护结构，没有芯片与芯片之间的放电路径，这样的结构设计可以保护每个独立芯片内部的ESD放电，但是在整个封装体ESD发生时，尤其是CDM(带电器件模型，即在元器件装配、传递、试验、测试、运输和储存的过程中由于壳体与其它材料磨擦，壳体会带静电。一旦元器件引出腿接地时，壳体将通过芯体和引出腿对地放电。Charged-Device Model)模式和HBM(人体静电放电模型，由于人体会与各种物体间发生接触和磨擦，又与元器件接触，所以人体易带静电，也容易对元器件造成静电损伤。普遍认为大部分元器件静电损伤是由人体静电造成的，Human Body Model)模式发生时，会发生芯片与芯片之间的静电放电，由于没有封装体内的芯片与芯片之间的放电路径，所以会造成芯片ESD失效。

发明内容

本发明的发明目的在于：提供了一种多芯片封装结构和提高多芯片ESD的封装方法，以克服现有技术中封装体内的芯片与芯片之间没有放电路径的缺陷。

第一方面：一种多芯片封装结构，包括封装体和所述封装体内的n个芯片，其中，每一所述芯片均包括ESD保护电路,所述n个芯片均包括放电接口，各芯片的ESD电路与自身的放电接口连接后，再将各芯片的放电接口按预设顺序连接，以形成ESD保护电路。

作为本申请一种可选的实施方式，所述各芯片的放电接口按预设顺序连接，以形成ESD保护电路，具体包括：

将任意两个芯片之间都通过所述放电接口直接互联，每两个放电接口之间都有直接通过bonding wire连接。

作为本申请一种可选的实施方式，所述各芯片的放电接口按预设顺序连接，以形成ESD保护电路，具体包括：

在所述n个芯片中选择任一芯片作为公共放电芯片；

将剩下的各芯片的放电接口与所述公共放电芯片的放电接口通过bonding wire直接互联。

作为本申请一种可选的实施方式，所述放电接口包括芯片内的VSS接口、某一电源pad或者某信号IO pad中的任意一种。

第二方面：一种提高多芯片ESD的封装方法，应用于第一方面所述的一种多芯片封装结构，所述方法包括：

将封装体内的n个芯片以堆叠或是并列的方式排列，其中，每一所述芯片均包括ESD电路和放电接口；

将各芯片的ESD电路与自身的放电接口连接；

再将各芯片的放电接口按预设顺序连接，以形成ESD保护电路。

作为本申请一种可选的实施方式，所述各芯片的放电接口按预设顺序连接，以形成ESD保护电路，具体包括：

将任意两个芯片之间都通过所述放电接口直接互联，每两个放电接口之间都有直接通过bonding wire连接。