[发明专利]一种用于2.5D封装FPGA的全局布局方法

权利要求书

1.一种用于2.5D封装FPGA的全局布局方法，其特征在于，包含以下步骤：

通过一个线长估计函数定义线长约束条件，通过一个连续的惩罚代价函数来约束超长线路SLL，通过一个扩展的时钟栅栏区域代价函数来处理时钟约束，通过一个基于3D泊松方程的三维模块分布成本函数来约束模块分布；

将2.5D封装FPGA的全局布局方法表示为一个包含了线长估计函数、惩罚代价函数、时钟栅栏区域代价函数和三维模块分布成本函数的无约束优化问题；

将无约束优化问题表述为具有线性约束的可分离优化问题，采用近端群域ADMM求解可分离优化问题，获得满足时钟约束且线长最优情况下的每个逻辑模块的位置坐标；

运用时钟约束合法化来进行详细布局，从而实现布局合法化。

2.如权利要求1所述的用于2.5D封装FPGA的全局布局方法，其特征在于，所述的生成线长估计函数的方法包含：

定义线长函数：

其中，v_i和v_j表示的是逻辑模块i和逻辑模块j，e表示的是线网，E表示的是线网集合，x_i和y_i表示的是逻辑模块i的x坐标和y坐标，x_j和y表示的是逻辑模块j的x坐标和y坐标，z_i和z_j表示的是逻辑模块i和j所在芯片的索引，不仅包含了SLLs的总数，还包含了z方向的线长；参数α_e用于调和FPGA之间的SLL以及线长；

通过对离散的线长估计函数进行LSE光滑得到三重线长估计函数LSE：

其中，v_k表示的是逻辑模块k，X_k和Y_k表示逻辑模块k的x坐标和y坐标，Z_k表示逻辑模块k所在芯片的索引，e表示的是线网，E表示的是线网集合，参数γ和ε用来控制平滑程度。

3.如权利要求2所述的用于2.5D封装FPGA的全局布局方法，其特征在于，所述的惩罚代价函数Cost(v_i)：

其中，z_i为逻辑模块i所在芯片的索引，d为相邻两个SLRs之间的距离。

4.如权利要求3所述的用于2.5D封装FPGA的全局布局方法，其特征在于，所述的时钟栅栏区域代价函数：

F(x_i,y_i,z_i)＝F_H(x_i,z_i)×F_V(y_i,z_i)；

其中，F_H(x_i,z_i)和F_V(y_i,z_i)分别给出了逻辑模块i的水平栅栏区域和垂直栅栏区域的代价，x_iL(y_iD)和x_iR(y_iU)分别是逻辑模块i的栅栏区域的左(下)和右(上)边界坐标。

5.如权利要求4所述的用于2.5D封装FPGA的全局布局方法，其特征在于，所述的三维模块分布成本函数：

其中，q_i表示每个逻辑模块i的电量，，ζ是逻辑模块i的电势v。