[发明专利]封装结构及其制备方法

说明书

本申请提供一种封装结构及其制备方法，所述制备方法包括：提供金属板，在所述金属板的背面形成第一钝化层；蚀刻所述金属板，以形成金属走线；在所述第一钝化层之设有所述金属走线的一侧形成第二钝化层，所述第二钝化层包覆所述金属走线；在所述第一钝化层和所述第二钝化层中分别形成与所述金属走线连接的金属柱，所述第一钝化层、所述第二钝化层、所述金属走线和所述金属柱共同构成重布线层；在所述重布线层上形成容纳腔，将电子器件封装于所述容纳腔中，所述电子器件的顶面和底面分别位于所述金属走线的两侧。本申请所述封装结构的制备方法用以提高封装结构的集成度和降低封装结构的生产成本。

技术领域

本发明涉及封装技术领域，特别涉及一种封装结构及其制备方法。

背景技术

电子产品的飞速发展要求封装结构朝着面积更小、厚度更薄的方向不断演进。现有的芯片埋入式封装结构受现有制备方法限制，产品集成度低且生产成本高。

发明内容

本申请提供一种封装结构及其制备方法，用以提高封装结构的集成度和降低封装结构的生产成本。

本申请所述封装结构的制备方法，包括：

提供金属板，在所述金属板的背面形成第一钝化层；

蚀刻所述金属板，以形成金属走线；

在所述第一钝化层之设有所述金属走线的一侧形成第二钝化层，所述第二钝化层包覆所述金属走线；

在所述第一钝化层和所述第二钝化层中分别形成与所述金属走线连接的金属柱，所述第一钝化层、所述第二钝化层、所述金属走线和所述金属柱共同构成重布线层；

在所述重布线层上形成容纳腔，将电子器件封装于所述容纳腔中，所述电子器件的顶面和底面分别位于所述金属走线的两侧。

本申请所述的制备方法，通过先形成所述金属走线，然后在所述金属走线的相对两个表面形成金属柱以构成重布线层中的金属线路，通过设置金属柱设于金属走线的两个表面的位置从而实现金属线路的灵活设计，以支持根据不同电子器件构成不同金属线路，金属线路构成灵活，通过所述第一钝化层、所述第二钝化层、所述金属走线和所述金属柱共同构成重布线层，然后将电子器件封装于所述重布线层中，所述电子器件的顶面和底面分别位于所述金属走线的两侧，即线路层(金属走线)布置在芯片(电子器件)的侧边，芯片(电子器件)贯穿线路层的两侧，这样的制作工艺有利于封装结构的小型化。可以理解的是，第一钝化层和第二钝化层为封装所述电子器件的封装体，电子器件封装于封装体中，金属走线和金属柱为形成于封装体中的金属线路，金属线路设于电子器件的周围，露出封装体的电子器件的焊盘与通过构图设计的金属线路连接能达到重布线的目的，从而不需要在封装体的表面再形成重布线层。也就是说，本申请利于重布线层的厚度空间同时布置线路层和封装芯片，能够有效降低封装结构的厚度，同时还减少了制备步骤，制备方法简单，提高了封装结构的集成度和成本竞争力。而且，在封装体内部金属线路形成之后再封装电子器件，若封装体内部的金属线路制程不良，则可提前剔除，避免在电子器件封装之后形成制程不良的走线而导致电子器件的损失，有效降低电子器件的损失，提升了封装结构的制备良率和可靠性。

需要了解的是，本申请的制备方法对于封装较厚的电子器件和焊盘较多的电子器件来说，降低厚度和成本的效果和提高封装结构制备良率的效果更好。举例来说，对于焊盘较多的电子器件来说，在封装过程中需要制作更多层外部走线，然而，外部走线层数太多明显会大大增加电子器件的厚度，降低封装结构的集成度。同时由于外部走线层太多也会造成制程过程中外部走线不良的概率，增大封装结构的不良率。通过本申请的制备方法，将外部走线形成于封装电子器件的封装体中，能将外部走线变为内部走线，即在封装体的厚度空间同时布置线路层和封装芯片，大大减少封装结构的厚度，同时在内部走线制作好之后，会对内部走线进行质量检测，然后才会将电子器件封装于封装体中，从而能保证电子器件封装于优良的内部走线的封装体中，在提高封装结构的集成度、制备良率和可靠性的同时降低生产成本。