[发明专利]用于处理基底的方法

说明书

提供了一种用于在等离子体腔中处理基底的方法。该方法包括提供其上形成将被蚀刻的下层和掩模的基底。该方法还包括在掩模上形成保护膜。该方法还包括执行各向异性沉积以在掩模的顶部上选择性地形成沉积层。

技术领域

此处公开的示例性实施方式涉及一种用于处理基底的方法和装置。

背景技术

近年来，随着规模的不断增加，各种掩模图案化(patterning)技 术已成为焦点。其中有双重和四重图案化。另一方面，极紫外光刻 (EUVL)和图案化得到了广泛的研究。当通过EUV光刻实现了用于 一维(1D)布局图案的致密间距时，在后续的蚀刻工艺中需要高精度 的关键尺寸(CD)控制；例如，原子级X-Y CD可控性和局部变化性 (如线条边缘粗糙度(LER)、线条宽度粗糙度(LWR)和局部关键尺 寸均匀性(LCDU))的降低。

例如，已提出用于平滑特征边缘的方法和装置(例如见美国专利 申请2018/0190503A1)，此特征边缘使用EUVL图案化。同时，已提 出在高深宽比(aspect ratio)孔的蚀刻期间降低掩模损失的其他技术(例 如美国专利申请2018/0233357A1)。

发明内容

根据实施方式，用于在等离子体腔中处理基底的方法包括：提供 其上形成将被蚀刻的下层和掩模的基底；在掩模上形成保护膜；以及 执行各向异性沉积以在掩模的顶部选择性地形成沉积层。

根据实施方式，用于在等离子体腔中处理基底的方法包括：提供 其上形成将被蚀刻的下层和掩模的基底；用等离子体使基底暴露，所 述等离子体产生于以预定比率含有N₂、O₂、H₂和F中的至少之一与 C_xH_yF_z的工艺气体(process gas)。在C_xH_yF_z中，(i)x是不小于1的 自然数，y是不小于1的自然数，并且z是零或不小于1的自然数，或 者(ii)x是不小于1的自然数，y是零或不小于1的自然数，并且z 是不小于1的自然数。

根据实施方式，用于在等离子体腔中处理基底的方法包括：提供 其上形成将被蚀刻的下层和掩模的基底；使基底暴露于等离子体，所 述等离子体产生于以预定比率含有N₂、O₂、H₂和F中的至少之一与 C_xH_yF_z的工艺气体；在掩模上形成保护膜；执行各向异性沉积以在掩 模的顶部选择性地形成沉积层。在C_xH_yF_z中，(i)x是不小于1的自然 数，y是不小于1的自然数，并且z是零或不小于1的自然数，或者(ii) x是不小于1的自然数，y是零或不小于1的自然数，并且z是不小于 1的自然数。

附图说明

结合附图进行考虑时，参考下述详细描述，本申请和其带来的很 多好处将变得更容易理解，因此可以对本申请和其带来的很多好处获 得更全面的评价，其中：

图1是根据实施方式处理基底的示例性工艺的流程图；

图2A至2D是用于说明根据实施方式制造半导体器件的示例性工 艺的示意图；

图3示出根据实施方式的各向异性沉积的机制；

图4是说明根据实施方式的各向异性沉积的图；

图5表示根据实施方式的试验的结果；

图6示出相对于将被处理的图案侧壁部的气体的粘附系数和图案 深宽比之间的关系；

图7示出图案底部的离子密度和深宽比之间的关系；

图8A是用于说明比较例中掩模损失的图示；