[发明专利]一种多GPU并行计算的快速成像处理系统

说明书

本发明提供了一种多GPU并行计算的快速成像处理系统，所述快速成像处理系统包括采集模块、接收模块、GPU组和CPU；所述采集模块，用于采集回波数据，顺序处理所述回波数据，得到顺序数据；所述接收模块，用于接收所述顺序数据，直接加载所述顺序数据。本发明通过采集模块采集回波数据，按顺序处理回波数据，并发送给接收模块，接收模块接收到回波数据后通过PCIe接口和RDMA技术直接加载进GPU₁，大大节省了回波数据加载时间，GPU组中多个GPU进行并行处理，通过优化多GPU间的拓扑结构和并行计算方法，使得成像计算时间与GPU个数基本呈线性的关系，大大提高了GPU组计算效率。

技术领域

本发明属于快速成像处理技术领域，特别涉及一种多GPU并行计算的快速成像处理系统。

背景技术

二维多输入多输出(Multiple inputMultiple Output,MIMO)阵列可以获取目标高分辨率三维图像，凭借其快速数据获取能力，可被应用于快速人体安检场合。采用MIMO阵列的探测系统，其发射端和接收端均采用多阵元天线结构，并同时使用多个相互正交的发射信号来探测目标，多路正交信号经目标散射后被接收端的所有阵元接收。每个接收信号都通过一组匹配滤波器分选对应各个发射波形的回波信号，从而引入了远多于实际物理阵元数目的观测通道和自由度。MIMO雷达独特的多收发天线阵列结构，使得常规的高效率成像算法难以直接应用MIMO雷达成像机制，而来源于计算机层析(computerizedtomography,CT)成像技术的后向投影(back projection,BP)算法却不受天线阵列形式的限制，能够直接进行MIMO雷达成像处理。

BP算法是一种精确的时域成像算法，但计算效率很低，应用于MIMO雷达成像时需要考虑如何降低计算时间的问题。常规的CPU计算方式，效率低下，成像时间慢。采用现场可编程门阵列(Field－Programmable Gate Array,FPGA)，虽可以大大提高计算效率，但其成本较高，发热量大，散热问题严峻。采用GPU运算，利用其并发处理的优势，可大大提高运算效率，且成本相对较低，是BP成像计算的首选方式。在基于GPU的快速成像信号处理系统中，会面临两个难以解决的问题，一是低延迟的加载回波数据到GPU中，二是设计一个合理的GPU并行计算架构，以达到一个低延迟的成像性能。采用BP算法的MIMO近场成像方法，由于计算量大，对于快速成像的应用场合，单个GPU受限于内存和并行核数，计算效率会受到限制，因此迫切需要研究提出利用多个GPU并行实施MIMO近场快速成像的方法。

毫米波回波数据的采集通常由一块搭载FPGA的电路板完成，该电路板通常放置在天线阵列附近，同时距离GPU处理系统较远。一种常见的做法是，通过以太网连接数据采集板与GPU处理系统，这种做法的显著弊端有两个，一是当成像系统中天线阵列数量较大时，网络传输时间可能长达几十毫秒甚至更长，这是不可忽略的大延迟；二是网络传输的数据首先会加载进CPU中，再从CPU加载进GPU中，特别地，当GPU数量不止一个时，数据还需要分别加载到这些GPU中，这个数据路径是冗长低效率的。

发明内容

针对上述问题，本发明提供了一种多GPU并行计算的快速成像处理系统，所述快速成像处理系统包括采集模块、接收模块、GPU组和CPU；

所述采集模块，用于采集回波数据，顺序处理所述回波数据，得到顺序数据；

所述接收模块，用于接收所述顺序数据，直接加载所述顺序数据；

所述GPU组，用于运算处理所述顺序数据，得到一维距离信息，均分处理所述一维距离信息，得到距离信息分量，计算处理所述距离信息分量，得到图像结果，累加处理所述图像结果，得到累加结果，发送所述累加结果；

所述CPU，用于接收所述累加结果，对所述累加结果进行图片处理，得到成像结果。

优选的，所述接收模块至少包括1片FPGA，1个4×高速输入/输出接口和1个PCIe×8接口；