[发明专利]一种多工器及其制造方法

权利要求书

1.一种多工器，包括至少两个芯片组，每个芯片组包括两个位于同一频带的芯片，分别为接收芯片和发送芯片；其特征在于，

不同频带的两个芯片上下叠加设置，从而形成多个叠加结构；

相邻的叠加结构之间设有限定间距；

对于各个所述叠加结构，上方的芯片和下方的芯片之间设有限定间隔，上方的芯片包括第一晶圆，下方芯片包括第二晶圆，第二晶圆上的谐振器及管脚与第一晶圆上的谐振器及管脚相向设置；

第二晶圆作为封装晶圆，从而形成封装的叠加结构。

2.根据权利要求1所述的多工器，其特征在于，包括两个芯片组，分别为接收芯片B1RX、发送芯片B1TX、接收芯片B3RX和发送芯片B3TX；

发送芯片B3TX和发送芯片B1TX叠加设置，接收芯片B3RX和接收芯片B1RX叠加设置；

或者，

发送芯片B3TX和接收芯片B1RX叠加设置，发送芯片B1TX和接收芯片B3RX叠加设置。

3.根据权利要求1所述的多工器，其特征在于，上方的芯片的管脚与下方的芯片的管脚在水平方向上错开或部分重合设置。

4.根据权利要求1所述的多工器，其特征在于，

对于各个所述叠加结构，叠加部分的面积占上方或下方芯片面积的占比的数值区间为0至100％。

5.根据权利要求3所述的多工器，其特征在于，上方的芯片的管脚所在区域的竖直投影与下方的芯片的管脚所在区域的竖直投影之间呈包含关系。

6.根据权利要求1至4中任一项所述的多工器，其特征在于，

上方芯片和下方芯片之间的间隔为0～200um。

7.根据权利要求1至4中任一项所述的多工器，其特征在于，

还包括封装基板，多个叠加结构通过封装基板封装。

8.一种多工器制造方法，其特征在于，

将不同频带的两个芯片上下叠加设置形成多个叠加结构；

其中，各个叠加结构中，下方芯片的晶圆上的谐振器及管脚与上方芯片的晶圆上的谐振器及管脚相向设置；通过调节上方芯片和下方芯片之间的间隔调整叠加结构的耦合系数；下方芯片的晶圆作为封装晶圆，从而形成封装的叠加结构；

将多个叠加结构置于封装基板上，相邻的叠加结构之间设置限定间距，利用封装基板对叠加结构封装从而制备成多工器。

9.根据权利要求8所述的多工器制造方法，其特征在于，

通过调节上方芯片管脚与下方芯片谐振器版图区的相对位置调整叠加结构的耦合系数；

其中，上方芯片管脚与下方芯片谐振器版图区错开设置，上方芯片的管脚下穿时穿过下方芯片的非谐振器版图区。