[发明专利]用于动态抓点的芯片失效分析的方法

说明书

本申请公开了一种用于动态抓点的芯片失效分析的方法，涉及芯片失效分析领域。该方法包括将待测芯片安装在PCB板上，所述PCB板上至少设置有芯片连接座、电池和芯片引脚插针；将所述待测芯片通过所述PCB板上的引脚插针与测试机连接；将所述测试机、所述待测芯片与所述电池连接；通过所述测试机向所述待测芯片发送激励模式，所述激励模式用于令所述待测芯片进入预定激发状态中的一种；断开所述测试机与所述待测芯片、所述PCB板的连接；解决了目前进行动态抓点时需要搬动测试机的问题；达到了避免搬动测试机台，不限制测试机的位置，维持芯片状态方便进行动态抓点的效果。

技术领域

本申请涉及芯片失效分析领域，具体涉及一种用于动态抓点的芯片失效分析的方法。

背景技术

集成电路芯片在研制、生产和使用过程中难免会发生失效，为了找到芯片失效的原因，需要对失效的芯片进行失效分析。在对失效芯片定位缺陷位置时，可以采用动态抓点的方式。动态抓点常用的技术包括光束诱导电阻变化(Optical Beam Induced ResistanceChange，OBIRCH)和微光显微镜(Emission Microscope，EMMI)，若芯片处于特定状态，则芯片电路会有特定电平状态，有缺陷的芯片在某些位置可能会出现如下特征：1、激光照射后热特性不同，进而影响电源上的电流；2、有不同于正常芯片的光子发射出来，因此可以通过这些特征定位缺陷位置。

目前在进行动态抓点时令芯片进入特定状态的方法有两种，一是使用FPGA(FieldProgrammable Gate Array，现场可编程逻辑门阵列)产生pattern(模式)，二是使用测试机发送pattern。然而，采用方法一需要另外开发相应地FPGA程序，采用方法二需要搬动测试机。

发明内容

本申请提供了一种用于动态抓点的芯片失效分析的方法，可以解决相关技术中需要开发FPGA程序或者需要搬动测试机进行动态抓点的问题。

一方面，本申请实施例提供了一种用于动态抓点的芯片失效分析的方法，该方法包括：

将待测芯片安装在PCB板上，PCB板上至少设置有芯片连接座、电池和芯片引脚插针；

将待测芯片通过PCB板上的引脚插针与测试机连接；

将测试机、待测芯片与电池连接；

通过测试机向待测芯片发送激励模式，激励模式用于令待测芯片进入预定激发状态中的一种；

断开测试机与待测芯片、PCB板的连接。

可选的，该方法还包括：

将待测芯片的测试引脚与状态监控设备连接，状态监控设备用于监控待测芯片是否维持进入的预定激发状态。

可选的，该方法还包括：

将PCB板移动至抓点机台，对待测芯片进行动态抓点。

可选的，在PCB板上，电池的正极和负极之间连接有稳压电容。

可选的，待测芯片通过芯片引脚插针与的电池的正极、负极连接。

可选的，在PCB板上，芯片连接座的两侧分别设置有3排芯片引脚插针，每排芯片引脚插针与芯片连接座连接。

可选的，电池为锂电池。

可选的，预定激发状态至少包括擦状态、写状态、读状态、静态电流状态、动态电流状态。

本申请技术方案，至少包括如下优点：