[发明专利]半导体存储装置

说明书

本发明的实施方式提供一种耗电较低的半导体存储装置。实施方式的半导体存储装置具备：第1配线及第2配线，在第1方向上排列，且在与第1方向交叉的第2方向上延伸；第3配线，设置在第1配线及第2配线之间，且在与第1方向及第2方向交叉的第3方向上延伸；第1相变层，设置在第1配线与第3配线之间；第1导电层，设置在第1相变层的第1配线侧的面；第2导电层，设置在第1相变层的第3配线侧的面；第2相变层，设置在第3配线与第2配线之间；第3导电层，设置在第2相变层的第3配线侧的面；以及第4导电层，设置在第2相变层的第2配线侧的面。第1导电层及第4导电层的导热率大于第2导电层及第3导电层的导热率、或小于第2导电层及第3导电层的导热率。

[相关申请案]

本申请案享有以日本专利申请案2019-161102号(申请日：2019年9月4日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

以下所记载的实施方式涉及一种半导体存储装置。

背景技术

已知有一种半导体存储装置，具备：第1配线及第2配线，在第1方向上排列，且在与第1方向交叉的第2方向上延伸；第3配线，设置在第1配线及第2配线之间，且在与第1方向及第2方向交叉的第3方向上延伸；第1相变层，设置在第1配线与第3配线之间；以及第2相变层，设置在第3配线与第2配线之间。第1相变层及第2相变层例如包含锗(Ge)、锑(Sb)及碲(Te)等。

发明内容

本发明要解决的问题在于提供一种耗电较低的半导体存储装置。

一实施方式的半导体存储装置具备：第1配线及第2配线，在第1方向上排列，且在与第1方向交叉的第2方向上延伸；第3配线，设置在第1配线及第2配线之间，且在与第1方向及第2方向交叉的第3方向上延伸；第1相变层，设置在第1配线与第3配线之间；第1导电层，设置在第1相变层的第1配线侧的面；第2导电层，设置在第1相变层的第3配线侧的面；第2相变层，设置在第3配线与第2配线之间；第3导电层，设置在第2相变层的第3配线侧的面；以及第4导电层，设置在第2相变层的第2配线侧的面。第1导电层及第4导电层的导热率大于第2导电层及第3导电层的导热率、或小于第2导电层及第3导电层的导热率。

附图说明

图1是表示第1实施方式的半导体存储装置的一部分构成的示意性电路图。

图2是表示第1实施方式的半导体存储装置的一部分构成的示意性立体图。

图3(a)、(b)是表示第1实施方式的半导体存储装置的一部分构成的示意性剖视图。

图4(a)、(b)是表示第2实施方式的半导体存储装置的一部分构成的示意性剖视图。

图5(a)、(b)是表示第3实施方式的半导体存储装置的一部分构成的示意性剖视图。

图6(a)、(b)是表示第4实施方式的半导体存储装置的一部分构成的示意性剖视图。

图7(a)、(b)是表示第5实施方式的半导体存储装置的一部分构成的示意性剖视图。

图8(a)、(b)是表示第6实施方式的半导体存储装置的一部分构成的示意性剖视图。

图9(a)、(b)是表示第7实施方式的半导体存储装置的一部分构成的示意性剖视图。

图10(a)、(b)是表示第8实施方式的半导体存储装置的一部分构成的示意性剖视图。

具体实施方式

接下来，参照附图对实施方式的半导体存储装置进行详细说明。

此外，以下的实施方式只不过为一例，并非意欲限定本发明而例示。