[发明专利]基于FPGA的多路间歇断开故障并行测试系统

说明书

本申请公开了基于FPGA的多路间歇断开故障并行测试系统，适用于对电子设备中的多个连接环节的间歇断开故障检测与诊断，该系统包括：电压耦合模块设置于系统的检测端，电压耦合模块包括多个耦合子模块，任一个耦合子模块包括并联的第一电阻和第二电阻，第一电阻的一端与第二电阻并联后连接于检测端，第一电阻的另一端连接于系统的低电平端，第二电阻的另一端连接于耦合子模块的输出端，耦合子模块用于将第二电阻的电压信号传输至信号处理模块；信号处理模块用于当判定电压信号小于故障电压阈值时，判定连接环节发生间歇断开故障。通过本申请中的技术方案，实现了多路连接环节间歇故障并行检测，有助于改善间歇故障测试困难、测试覆盖不全的问题。

技术领域

本申请涉及故障检测的技术领域，具体而言，涉及基于FPGA的多路间歇断开故障并行测试系统。

背景技术

间歇断开故障是装备经长期振动、温度等环境应力和载荷应力等长期作用，达到一定退化状态、服役中受到实时的强烈振动、热辐射等高应力产生突变效应，随机出现的时有时无、持续时间极短的连接型故障。其本质是多应力长期作用下，连接环节损伤状态与实时应力耦合的效应。

在电子设备中，连接环节通常作为重要的信号传输通道，其间歇断开故障的原因如下：

(1)振动应力引起PCB板翘曲，从而导致间歇开路；

(2)环境应力造成的焊点破裂导致间歇开路；

(3)振动和空气对流造成晶须移动，形成间歇短路；

(4)电连接器和其他接触不可靠时，导致间歇断开故障。

因此，从电子设备整体来看，造成间歇断开故障的原因主要包括不良的接触或不期望的连接、不良的接触如裂开的焊点、腐蚀的触点、松弛的插孔等等，其中，不期望的连接包括锡晶须、安装不当造成的连接容限。从外部环境来看，主要是由振动与冲击引起的电连接器连接不良、虚焊或焊接不良。

当电子设备处于振动环境时，所有谐振频率在整个振动时间内同时受到激励，容易引发间歇故障，主要有：

1)高加速度高频振动导致的间歇故障。许多带有一定机械结构的元件，诸如电连接器继电器，焊点接触部位等，外部激励频率达到其内部谐振频率时，易导致其结构破坏丧失正常功能。

2)大位移振幅导致的间歇断开故障。该类型间歇断开故障一般由于电连接环节在设计过程中未留下足够的空间余量，导致连接器内部插针、插孔之间发生碰撞、摩擦造成连接器发生间歇故障。振动时，加速度、速度和相对位移都较大，产品中各元器件、部件之间的相对关系容易发生改变，使产品结合部的相对位置发生变化，而使产品发生间歇断开故障。

间歇断开故障通常出现时间较短，出现时刻随机，为避免漏检，进行电子设备中间歇断开故障诊断时，需要同时监控多个(200个以上)连接环节，同时能够检测到较短(100ns)的断开故障，因此，需要多路具有瞬态信号捕捉能力的测试并行进行。

而现有技术中，多集中于电路故障检测过程中信号的处理，争取以最少的测点，检测尽可能多的故障。现有的多种故障优化检测算法(如贪婪算法和智能优化算法)都是建立在故障字典技术的基础上的，需要进行大量的测前仿真，以得到足够多的故障参数。

而间歇故障本身具有一定的随机性，不同位置处间歇断开故障之间的参数定量关系也很难通过仿真模拟获得，因此，难以适用于多路间歇断开故障的并行测试，容易造成间歇故障漏检，效率低。

发明内容

本申请的目的在于：针对复杂电子装备中多路间歇断开故障检测手段缺乏、测试漏检率高、效率低的问题，提供一种新的基于FPGA的多路间歇断开故障并行测试系统，使得以较小的间歇故障测试模块通路覆盖电子设备中众多连接环节的间歇故障，实现多路间歇断开故障同步并行测试，同时避免漏检。本发明能够应用于装备连接环节间歇故障的离线测试过程当中，适用于电子装备维修时的间歇断开故障检测与诊断。