[发明专利]半导体装置及其操作方法

说明书

一种半导体装置及其操作方法，其中半导体装置包括基板、第一及第二堆叠。基板包括由上表面向下延伸的第一掺杂浓度的掺杂区。第一堆叠设置于上表面上，包括交替堆叠的第一绝缘层及第一导电层、第一通道层、第一存储层以及第一导电连接件。第一导电层配置为接收第一电压。第一导电连接件设置于第一通道层上，具有第二掺杂浓度。设置于第一堆叠上的第二堆叠包括交替堆叠的第二绝缘层及第二导电层、第二通道层、第二存储层以及第二导电连接件。第二导电层配置为接收第二电压。第二导电连接件设置于第二通道层上，配置为接收擦除电压。第一导电连接件电性连接第一及第二通道层。第一掺杂浓度小于第二掺杂浓度。

技术领域

本发明属于半导体技术领域，涉及一种半导体装置及其操作方法，且特别是有关于周边电路部分与阵列部分垂直堆叠的一种半导体装置及其操作方法。

背景技术

近来，为了减小芯片的尺寸，将存储器阵列部分垂直堆叠于周边电路部分上的半导体结构(亦即是电路设置于阵列下(Circuit under array，CUA)越来越受到欢迎。在此种结构中，存储器阵列部分一般包括一半导体基板；多个绝缘层和多晶硅层交错堆叠在半导体基板上所形成的多层堆叠结构；依序在穿过多层堆叠结构的贯穿开口的侧壁上所形成的存储层(例如氮氧化硅-氧化物-氮化物-氧化物的存储层、氧化物-氮化物-氧化物-氮化物-氧化物(BE-SONOS)的存储层、或电荷俘获存储器(charge trapping memory))以及多晶硅通道层；以及在通道层、存储层以及多晶硅层上定义出的多个存储单元。存储单元是通过通道层与作为底部共用源极线的半导体基板电性连接。其中，半导体基板通常需要掺杂高浓度的N型半导体掺杂物，使得底部共用源极线可用来进行存储器阵列部分的区块擦除(block erase)操作。

然而，经过半导体装置的工艺之后(例如是热处理工艺)，半导体基板中的N型掺杂物却容易经由通道层向上扩散，进而影响邻近于基板的接地选择线装置的功能。

因此，有需要提供一种垂直通道闪存存储器元件，来解决现有技术所面临的问题。

发明内容

本发明有关于一种半导体装置。由于本发明的半导体装置的基板的N型掺杂区之中具有较低的掺杂浓度(例如是小于5×10¹⁸cm^-3)，能够减轻半导体装置的基板的N型掺杂物散逸至通道层而影响接地选择线装置(ground select line device，GSL device)的情形，故可提高接地选择线装置的利用率。

根据本发明的一方面，提出一种半导体装置。半导体装置包括一基板、一第一堆叠及一第二堆叠。基板具有一上表面，其中基板包括由上表面向下延伸的一掺杂区，掺杂区具有一第一掺杂浓度。第一堆叠设置于上表面上，其中第一堆叠包括交替堆叠的多个第一绝缘层及多个第一导电层、一第一通道层、一第一存储层以及一第一导电连接件。第一导电层配置为接收一第一电压。第一通道层穿过第一堆叠。第一存储层环绕第一通道层。第一导电连接件设置于第一通道层上，且具有一第二掺杂浓度。第二堆叠设置于第一导电连接件上且位于第一堆叠之上，其中第二堆叠包括交替堆叠的多个第二绝缘层及多个第二导电层、一第二通道层、一第二存储层以及一第二导电连接件，其中第二导电层配置为接收不同于该第一电压的一第二电压。第二通道层穿过第二堆叠，第二存储层环绕第二通道层。第二导电连接件设置于第二通道层上。第二导电连接件具有一第三掺杂浓度，且配置为接收一擦除电压，其中第一导电连接件电性连接第一通道层及第二通道层。第一掺杂浓度小于第二掺杂浓度及第三掺杂浓度。