[发明专利]半导体元件及其制造方法

说明书

本发明公开了一种半导体元件及其制造方法。半导体元件包括基板、位于基板上的第一及第二多晶硅层、第三多晶硅层、栅极介电层、栅极导电层、第一至第三隔离层、位线通孔接触与导电层。第三多晶硅层具有位于第一及第二多晶硅层间的凹部部分，凹部部分定义为内存元件的本体。第一隔离层邻接第一至第三多晶硅层。栅极介电层与栅极导电层位于第三多晶硅层中。第二隔离层位于栅极导电层与第三多晶硅层上。第三隔离层位于第一及第二隔离层上。位线通孔接触通过第一至第三隔离层。导电层位于位线通孔接触与第三隔离层上。通过使用前述的半导体元件，可增加半导体元件的密度，从而提升半导体元件的效能。

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体元件及其制造方法。

背景技术

半导体内存元件可分为挥发性内存元件(volatile memory devices)与非挥发性内存元件(nonvolatile memory devices)两类。挥发性内存元件，例如是动态随机存取内存(dynamic random access memory；DRAM)，可包括晶体管与电容(one transistor andone capacitor；1T1C)。电容可以充电或放电，前述的两种状态可以由0与1两个位元的值来表示。晶体管可以包括位于一对源极/漏极区域之间的通道区域，以及配置以将源极/漏极区域通过通道区域彼此电性连接的栅极。

发明内容

本发明提供一种用于提升密度与提升效能的半导体元件及其制造方法。

依据本本发明的一实施方式中，半导体元件的制造方法包括以下步骤。形成叠层，叠层包括第一多晶硅层、氮化硅层与第二多晶硅层。形成第一沟槽穿透叠层，其中第一沟槽具有蜿蜒状轮廓(在俯视图中可见)。填入第一隔离层于第一沟槽中。形成第二沟槽穿透叠层，以暴露第一多晶硅层、氮化硅层与第二多晶硅层的多个侧壁。移除氮化硅层，以形成凹陷，凹陷位于第一多晶硅层与第二多晶硅层之间。掺杂暴露的第一多晶硅层与第二多晶硅层的多个侧壁，以定义源极端点接触与漏极端点接触。形成第三多晶硅层于第一多晶硅层与第二多晶硅层上，以及位于第一多晶硅层与第二多晶硅层的凹陷中，使得第三多晶硅层具有凹部部分，凹部部分位于第一多晶硅层与第二多晶硅层之间。掺杂凹部部分，以定义源极区域与漏极区域。掺杂凹部部分的内侧，以形成井区，井区为基极，其中基极朝向第一沟槽。掺杂凹部部分，以定义通道区域，其中凹部部分定义为内存元件的本体。形成栅极介电层于第三多晶硅层上。形成栅极导电层于栅极介电层上，其中栅极导电层定义为字线，且栅极导电层面对凹部部分的位置视为栅极，栅极朝向第二沟槽。形成第二隔离层于栅极导电层上。

在一些实施方式中，半导体的制造方法还包括以下步骤。形成第三隔离层于叠层上。形成位线通孔接触通过第一隔离层与第三隔离层。形成导电层于位线通孔接触上，其中导电层定义为位线。

在一些实施方式中，半导体的制造方法还包括以下步骤。形成第四隔离层于导电层上。形成电容连接垫通过第四隔离层、导电层与第三隔离层。

在一些实施方式中，半导体的制造方法还包括以下步骤。形成第五隔离层于电容连接垫与第四隔离层上。依序形成下电极板、高介电系数值介电层与上电极板于第五隔离层中。

在一些实施方式中，第二隔离层的长度方向平行于第一隔离层的长度方向。

在一些实施方式中，第三多晶硅层还具有连接于凹部部分的第一部分与第二部分。第一部分与第二部分分别位于第一多晶硅层与第二多晶硅层上。

在一些实施方式中，半导体的制造方法还包括在形成第二隔离层于栅极导电层上之前，蚀刻栅极导电层、栅极介电层以及位于第一多晶硅层与第二多晶硅层上的第三多晶硅层的一部分，以形成第三沟槽。

在一些实施方式中，半导体的制造方法还包括在形成位线通孔接触通过第一隔离层与第三隔离层之前，蚀刻第一隔离层，以留下第一隔离层的剩余的一部份。