[发明专利]产生具有符合所需的错误基数的低密度奇偶校验码的方法及装置

说明书

本发明涉及一种产生具符合所需的错误基数的低密度奇偶校验码的方法及其装置。该方法包含利用奇偶校验产生电路产生低密度奇偶校验码、利用检测电路根据数据库中的多个陷阱集共用结构检测低密度奇偶校验码并产生至少一陷阱集共用结构资讯、利用验证电路根据低密度奇偶校验码分别与各陷阱集共用结构资讯进行重要性取样模拟以得到对应的估算错误基数、利用验证电路将各估算错误基数与预期错误基数进行比较，及于所有估算错误基数皆小于预期错误基数时利用验证电路输出低密度奇偶校验码。

技术领域

本发明有关于低密度奇偶校验(low-density parity-check，LDPC)技术，特别是一种可产生具符合所需的错误基数(error floor)的低密度奇偶校验码(LDPC code)的方法及装置。

背景技术

随着数字通信与储存设备系统对高可靠度数据的传输需求的增加，各种错误更正的技巧被广泛地应用于此些系统中。近年来，尤以具有高度错误更正能力的低密度奇偶校验码(low-density parity-check code，LDPC code)备受瞩目。

一般而言，错误基数(error floor)越低的低密度奇偶校验码，其可靠度越高。因此，验证低密度奇偶校验码的错误基数(error floor)是确保可靠度的一个重要方式。然而，传统的验证方法所能验得的错误基数不够低，例如透过电脑模拟大约仅能验到10^-6的错误基数。并且，若想要验证到很低的错误基数，例如低于10^-16的错误基数，甚至需耗费数个月至数年的时间。

发明内容

在一实施例中，一种产生具有符合所需的错误基数的低密度奇偶校验码的方法，包含：利用奇偶校验产生电路产生低密度奇偶校验码，根据数据库中的多个陷阱集共用结构对低密度奇偶校验码进行检测，并产生低密度奇偶校验码的至少一陷阱集共用结构资讯；利用验证电路根据低密度奇偶校验码分别与各陷阱集共用结构资讯进行重要性取样模拟，以得到对应于各陷阱集共用结构资讯的估算错误基数；利用验证电路将各估算错误基数与预期错误基数进行比较；及于所有估算错误基数皆小于或等于预期错误基数时，利用验证电路输出低密度奇偶校验码。其中，各陷阱集共用结构资讯包含此些陷阱集共用结构中之一者、陷阱集共用结构于低密度奇偶校验码中的出现数量以及出现位置，且各陷阱集共用结构资讯所包含的陷阱集共用结构互不相同。

在一实施例中，一种用以产生具有符合所需的错误基数的低密度奇偶校验码的装置，包含数据库、奇偶校验产生电路、检测电路与验证电路。数据库用以储存多个陷阱集共用结构。奇偶校验产生电路用以产生低密度奇偶校验码。检测电路用以根据此些陷阱集共用结构对低密度奇偶校验码进行检测，并产生低密度奇偶校验码的至少一陷阱集共用结构资讯。验证电路用以根据低密度奇偶校验码分别与各陷阱集共用结构资讯进行重要性取样模拟，以得到对应于各陷阱集共用结构资讯的估算错误基数，并将各估算错误基数与预期错误基数进行比较，且于所有估算错误基数小于或等于预期错误基数时，输出低密度奇偶校验码。其中，各陷阱集共用结构资讯包含此些陷阱集共用结构中之一者、陷阱集共用结构于低密度奇偶校验码中的出现数量以及低密度奇偶校验码中构成第二陷阱集共用结构的出现位置，且各陷阱集共用结构资讯所包含的陷阱集共用结构互不相同。

附图说明

图1为产生具有符合所需的错误基数的低密度奇偶校验码的装置的一实施例的方块示意图。

图2为产生具有符合所需的错误基数的低密度奇偶校验码的方法的一实施例的流程示意图。

图3为低密度奇偶校验码的奇偶校验矩阵的一实施例的概要示意图。

图4为图2中步骤S20的一实施例的流程示意图。

图5为低密度奇偶校验码中的局部一实施例的概要示意图。

图6为图2中步骤S30的一实施例的流程示意图。

符号说明

100 装置