[发明专利]非易失性存储器设备、包括其的存储设备及其操作方法

权利要求书

1.一种非易失性存储器设备，包括：

存储单元阵列，包括按行和列布置的多个单元串，所述多个单元串中的每个包括多个地选择晶体管之中的地选择晶体管、多个存储单元之中的一个或更多个存储单元和多个串选择晶体管之中的串选择晶体管；以及

行解码器电路，其

通过多条地选择线连接到所述多个地选择晶体管，

通过多条字线连接到所述多个存储单元，以及

通过多条串选择线连接到所述多个串选择晶体管，

所述行解码器电路被配置为通过以下方式在从所述多个存储单元之中的被选择的存储单元读取数据的读取操作期间控制供应到所述存储单元阵列的电压：

将接通电压施加到从所述多条地选择线中选择的第一地选择线；

将关断电压施加到从所述多条地选择线中选择的至少一条第二地选择线，所述至少一条第二地选择线基于与所述读取操作相关联的读取地址从所述多条地选择线中被选择；以及

在将预脉冲电压施加到所述多条地选择线之中的未被选择的地选择线之后，将所述关断电压施加到所述未被选择的地选择线。

2.根据权利要求1所述的非易失性存储器设备，其中，由所述读取地址选择所述第一地选择线，并且从所述多条地选择线的不包括所述第一地选择线的组中选择所述至少一条第二地选择线。

3.根据权利要求1所述的非易失性存储器设备，其中

所述多条地选择线中的每条与所述多条串选择线之中的至少两条串选择线共用所述多个单元串之中的至少两个单元串；以及

所述行解码器电路被配置为将所述关断电压施加到与所述至少一条第二地选择线中的每条共用所述至少两个单元串的所述至少两条串选择线。

4.根据权利要求1所述的非易失性存储器设备，其中

所述多条地选择线中的每条与所述多条串选择线之中的至少两条串选择线共用所述多个单元串之中的至少两个单元串；以及

所述行解码器电路被配置为：

将所述接通电压施加到由所述读取地址从与所述第一地选择线共用所述至少两个单元串的所述至少两条串选择线中选择的第一串选择线；以及

在将所述预脉冲电压施加到未由所述读取地址从与所述第一地选择线共用所述至少两个单元串的所述至少两条串选择线中选择的至少一条第二串选择线之后，将所述关断电压施加到所述至少一条第二串选择线。

5.根据权利要求1所述的非易失性存储器设备，其中

所述多条地选择线中的每条与所述多条串选择线之中的至少两条串选择线共用所述多个单元串之中的至少两个单元串；以及

所述行解码器电路被配置为在将所述预脉冲电压施加到与所述未被选择的地选择线共用所述至少两个单元串的所述至少两条串选择线之后，将所述关断电压施加到与所述未被选择的地选择线共用所述至少两个单元串的所述至少两条串选择线。

6.根据权利要求1所述的非易失性存储器设备，其中

所述多条地选择线中的每条与所述多条串选择线中的一条串选择线共用所述多个单元串之中的至少一个单元串；以及

所述行解码器电路被配置为将所述接通电压施加到所述串选择线中的与所述第一地选择线共用所述至少一个单元串的所述一条串选择线。

7.根据权利要求1所述的非易失性存储器设备，其中

所述多条地选择线中的每条与所述多条串选择线中的一条串选择线共用所述多个单元串之中的至少一个单元串；以及

所述行解码器电路被配置为将所述关断电压施加到所述串选择线中的与所述至少一条第二地选择线共用所述至少一个单元串的所述一条串选择线。

8.根据权利要求1所述的非易失性存储器设备，其中

所述多条地选择线中的每条与所述多条串选择线中的一条串选择线共用所述多个单元串之中的至少一个单元串；以及

所述行解码器电路被配置为在将所述预脉冲电压施加到所述串选择线中的与所述未被选择的地选择线共用所述至少一个单元串的所述一条串选择线之后，将所述关断电压施加到所述串选择线中的与所述未被选择的地选择线共用所述至少一个单元串的所述一条串选择线。