[发明专利]非易失性存储器设备、包括其的存储设备及其操作方法

说明书

提供了一种非易失性存储器设备，其执行读取操作，在读取操作期间行解码器电路将接通电压施加到从多条地选择线中选择的第一地选择线；将关断电压施加到从所述多条地选择线中选择的至少一条第二地选择线，所述至少一条第二地选择线基于与读取操作相关联的读取地址从所述多条地选择线中被选择；以及在将预脉冲电压施加到所述多条地选择线之中的未被选择的地选择线之后，将关断电压施加到未被选择的地选择线。

技术领域

本发明构思的示例实施方式涉及半导体电路，更具体地，涉及被配置为选择性地施加预脉冲(prepulse)电压以在包括数据可靠性、操作速度和/或功耗的折衷之间提供平衡的非易失性存储器设备、包括非易失性存储器设备的存储设备和/或非易失性存储器设备的操作方法。

背景技术

存储设备根据如计算机、智能电话、智能平板等的主机设备的控制而存储数据。存储设备包括如硬盘驱动器(HDD)的磁盘、和/或如固态驱动器或存储卡的半导体存储器(例如，非易失性存储器)。

非易失性存储器的类型包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。

随着半导体制造技术的发展，非易失性存储器设备和包括非易失性存储器设备的存储设备的集成与容量已增加。由于非易失性存储器设备和包括非易失性存储器设备的存储设备的高集成，其生产成本已降低。

非易失性存储器设备和存储设备的增加的集成导致减小的尺寸和结构变化。为了抑制非易失性存储器设备和包括非易失性存储器设备的存储设备的数据可靠性的降低，对其应用了各种技术。

然而，抑制非易失性存储器设备和包括非易失性存储器设备的存储设备的数据可靠性的降低的各种技术会降低其操作速度和/或增加其功耗。

发明内容

根据本发明构思的示例实施方式，一种非易失性存储器设备可以包括：存储单元阵列，包括按行和列布置的多个单元串，所述多个单元串中的每个包括多个地选择晶体管之中的地选择晶体管、多个存储单元之中的一个或更多个存储单元和多个串选择晶体管之中的串选择晶体管；以及行解码器电路，通过多条地选择线连接到所述多个地选择晶体管，通过多条字线连接到所述多个存储单元，以及通过多条串选择线连接到所述多个串选择晶体管。行解码器电路可以被配置为通过以下方式在从所述多个存储单元之中的被选择的存储单元读取数据的读取操作期间控制供应到存储单元阵列的电压：将接通电压施加到从所述多条地选择线中选择的第一地选择线；将关断电压施加到从所述多条地选择线中选择的至少一条第二地选择线，所述至少一条第二地选择线基于与读取操作相关联的读取地址从所述多条地选择线中被选择；以及在将预脉冲电压施加到所述多条地选择线之中的未被选择的地选择线之后，将关断电压施加到该未被选择的地选择线。

根据本发明构思的示例实施方式，一种存储设备可以包括：包括多个存储块的非易失性存储器设备，每个存储块包括多个存储单元和多个选择晶体管；以及控制器，被配置为向非易失性存储器设备发送读取命令和读取地址，读取地址识别所述多个存储块之中的被选择的存储块、以及该被选择的存储块的所述多个存储单元之中的一个或更多个被选择的存储单元。该非易失性存储器设备可以包括处理电路，该处理电路被配置为通过以下方式在第一模式中响应于读取命令控制供应到所述多个存储块的电压：将接通电压施加到所述多个选择晶体管之中的与读取地址相关联的多个第一选择晶体管；将关断电压施加到所述多个选择晶体管之中的多个第二选择晶体管，所述多个第二选择晶体管基于读取地址被选择；以及在将预脉冲电压施加到所述多个选择晶体管之中的多个第三选择晶体管之后，将关断电压施加到所述多个第三选择晶体管，所述多个第三选择晶体管基于读取地址被选择。