[发明专利]双端口SRAM

说明书

本发明公开了一种双端口SRAM，将SRAM单元结构的两个端口对应的四个选择管在版图进行对称型设置，和相同的存储节点对应的两个属于不同端口的选择管设置在相同的有源区中，这样能使得不同存储节点对应的读取路径都对称且相同且不包括多晶硅线路。本发明能使各端口对两个存储节点的读取路径为对称结构，从而使得各端口对两个存储节点的读取电流对称且一致以及读取速度对称且一致，提高双端口SRAM的读取对称性。

技术领域

本发明涉及一种半导体集成电路，特别涉及一种双端口静态随机存储器(SRAM)。

背景技术

SRAM包括由多个SRAM单元结构排列而成的阵列结构，双端口SRAM中，个SRAM单元结构都具有两个端口结构，各SRAM单元结构能通过两个端口结构进行读写，通过两个端口的设置能实现对两个不同行进行并行操作。如图1是现有双端口SRAM的SRAM单元结构的电路图，图1中的SRAM单元结构为由8个晶体管组成的8T型结构。双端口SRAM的SRAM单元结构包括：数据存储单元主体结构、第一端口(Port)结构和第二端口结构，图1中，第一端口也为A端口，第二端口也为B端口。

所述数据存储单元主体结构由第一反相器和第二反相器交叉耦合连接而成并形成互为反相的第一存储节点node1和第二存储节点node2。所述第一反相器包括第一上拉管(Pull Up,PU)PU1和第一下拉管(Pull Down,PD)PD1。所述第二反相器包括第二上拉管PU2和第二下拉管PD2。

所述第一端口结构包括第一选择管(Pass Gate，PG)PG1和第二选择管PG2，所述第二端口结构包括第三选择管PG3和第四选择管PG4。

所述第一选择管PG1的多晶硅栅2和所述第二选择管PG2的多晶硅栅2都连接到第一字线A_WL。

所述第三选择管PG3的多晶硅栅2和所述第四选择管PG4的多晶硅栅2都连接到第二字线B_WL。

所述第一选择管PG1的源区连接到所述第一存储节点node1，所述第一选择管PG1的漏区连接到第一位线A_BL；所述第二选择管PG2的源区连接到所述第二存储节点node2，所述第二选择管PG2的漏区连接到第二位线A_BLB，第一位线A_BL和第二位线A_BLB组成第一对互补位线。

所述第三选择管PG3的源区连接到所述第二存储节点node2，所述第三选择管PG3的漏区连接到第三位线B_BL；所述第四选择管PG4的源区连接到所述第一存储节点node1，所述第四选择管PG4的漏区连接到第四位线B_BLB，第三位线B_BL和第四位线B_BLB组成第二对互补位线。

现有双端口SRAM的所述SRAM单元结构的版图结构为：

如图2A所示，是现有双端口SRAM的SRAM单元结构的下层结构版图；如图2B所示，是现有双端口SRAM的SRAM单元结构的下层和第一层金属层的叠加结构版图；所述第一上拉管PU1、所述第二上拉管PU2都为PMOS管；所述第一下拉管PD1、所述第二下拉管PD2、所述第一选择管PG1、所述第二选择管PG2、所述第三选择管PG3和所述第四选择管PG4都是NMOS管。

虚线AA和BB之间的中间区域为形成PMOS管组成的所述第一上拉管PU1、所述第二上拉管PU2的区域，第一上拉管PU1形成在有源区101c中，第二上拉管PU2形成在有源区101d中，有源区101c和101d都位于N型阱中。

第一下拉管PD1形成在虚线AA左侧的区域中，第二下拉管PD2形成在虚线BB右侧的区域中。

所述第一端口结构的第一选择管PG1和第二选择管PG2也都形成在虚线AA左侧的区域中，所述第二端口结构的第三选择管PG3和第四选择管PG4也都形成在虚线AA左侧的区域中。