[发明专利]布线结构，封装结构及其制造方法

说明书

本公开涉及一种布线结构，一种封装结构和一种制造所述布线结构的方法。所述布线结构包含上部导电结构、下部导电结构、中间层和至少一个穿导孔。所述上部导电结构包含至少一个上部介电层和与所述上部介电层接触的至少一个上部电路层。所述下部导电结构包含至少一个下部介电层和与所述下部介电层接触的至少一个下部电路层。所述中间层设置在所述上部导电结构与所述下部导电结构之间，且将所述上部导电结构和所述下部导电结构接合在一起。所述穿导孔延伸穿过所述上部导电结构、所述中间层和所述下部导电结构。

技术领域

本公开涉及一种布线结构，一种封装结构和一种制造方法，且涉及一种包含通过中间层附接或接合在一起的至少两个导电结构的布线结构，以及一种制造所述布线结构的方法。

背景技术

随着电子行业的快速发展以及半导体处理技术的进展，半导体芯片与增大数量的电子组件集成以实现改进的电性能和额外功能。因此，半导体芯片具备更多的输入/输出(input/output,I/O)连接。为了制造包含具有增大数量的I/O连接的半导体芯片的半导体封装，可用于承载半导体芯片的半导体衬底的电路层的尺寸可能对应地增加。因此，半导体衬底的厚度和翘曲可能相应地增加，并且半导体衬底的良率可能降低。

发明内容

在一些实施例中，一种布线结构(wiring struture)包含：(a)上部导电结构，其包含至少一个上部介电层和与所述上部介电层接触的至少一个上部电路层；(b)下部导电结构，其包含至少一个下部介电层和与所述下部介电层接触的至少一个下部电路层；(c)中间层，其设置在所述上部导电结构与所述下部导电结构之间，且将所述上部导电结构和所述下部导电结构接合在一起；以及(d)至少一个穿导孔，其延伸穿过所述上部导电结构、所述中间层和所述下部导电结构。

在一些实施例中，一种布线结构包含：(a)低密度堆叠结构，其包含至少一个介电层和与所述介电层接触的至少一个低密度电路层；(b)高密度堆叠结构，其设置在所述低密度堆叠结构上，其中所述高密度堆叠结构包含至少一个介电层和与所述高密度堆叠结构的所述介电层接触的至少一个高密度电路层；以及(c)至少一个穿导孔，其延伸穿过所述低密度堆叠结构和所述高密度堆叠结构。

在一些实施例中，一种用于制造布线结构的方法包含：(a)提供下部导电结构，其包含至少一个介电层和与所述介电层接触的至少一个电路层；(b)提供上部导电结构，其包含至少一个介电层和与所述上部导电结构的所述介电层接触的至少一个电路层；(c)将所述上部导电结构附接到所述下部导电结构；以及(d)形成至少一个穿导孔，其延伸穿过所述上部导电结构和所述下部导电结构。

附图说明

当结合附图阅读时，可从以下具体实施方式容易地理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。

图1显示根据本公开的一些实施例的布线结构的剖视图。

图2显示根据本公开的一些实施例的布线结构的剖视图。

图2A显示根据本公开的一些实施例的上部导电结构的基准标记的实例的俯视图。

图2B显示根据本公开的一些实施例的下部导电结构的基准标记的实例的俯视图。

图2C显示图2A的上部导电结构的基准标记和图2B的下部导电结构的基准标记的组合图像的俯视图。

图2D显示根据本公开的一些实施例的上部导电结构的基准标记的实例的俯视图。

图2E显示根据本公开的一些实施例的下部导电结构的基准标记的实例的俯视图。

图2F显示图2D的上部导电结构的基准标记和图2E的下部导电结构的基准标记的组合图像的俯视图。

图2G显示根据本公开的一些实施例的上部导电结构的基准标记的实例的俯视图。