[发明专利]半导体器件

说明书

一种半导体器件包括：衬底；位于所述衬底上的器件隔离层，所述器件隔离层限定第一有源图案；位于所述第一有源图案上的成对的第一源极/漏极图案，所述成对的第一源极/漏极图案在第一方向上彼此间隔开，并且所述成对的第一源极/漏极图案中的每个第一源极/漏极图案在所述第一方向上具有最大第一宽度；位于所述成对的第一源极/漏极图案之间的第一沟道图案；位于所述第一沟道图案上并在与所述第一方向相交的第二方向上延伸的栅电极；以及位于所述第一有源图案中的第一非晶区，所述第一非晶区位于所述成对的第一源极/漏极图案中的至少一个第一源极/漏极图案下方，并且所述第一非晶区在所述第一方向上具有小于所述最大第一宽度的最大第二宽度。

相关申请的交叉引用

通过引用的方式将于2019年6月7日在韩国知识产权局提交的题为“Semiconductor Device”(半导体器件)的韩国专利申请No.10-2019-0067504的全部内容合并于此。

技术领域

本公开涉及一种半导体器件，更具体地，涉及一种包括场效应晶体管的半导体器件及其制造方法。

背景技术

半导体器件可以包括具有金属氧化物半导体场效应晶体管(MOSFET)的集成电路。随着半导体器件的尺寸和设计规则逐渐减小，MOSFET的尺寸也越来越小。然而，MOSFET的尺寸减小可能使半导体器件的操作特性劣化。因此，已经进行了各种研究以制造具有优异的性能同时克服由于半导体器件的高度集成而导致的局限的半导体器件。

发明内容

根据一些示例实施例，一种半导体器件可以包括：衬底；器件隔离层，所述器件隔离层位于所述衬底上，所述器件隔离层限定第一有源图案；成对的第一源极/漏极图案，所述成对的第一源极/漏极图案位于所述第一有源图案上，所述成对的第一源极/漏极图案在第一方向上彼此间隔开，并且所述成对的第一源极/漏极图案中的每个第一源极/漏极图案在所述第一方向上具有最大第一宽度；第一沟道图案，所述第一沟道图案位于所述成对的第一源极/漏极图案之间；栅电极，所述栅电极位于所述第一沟道图案上，并在与所述第一方向相交的第二方向上延伸；以及第一非晶区，所述第一非晶区位于所述第一有源图案中，所述第一非晶区位于所述成对的第一源极/漏极图案中的至少一个第一源极/漏极图案下方，并且所述第一非晶区在所述第一方向上具有最大第二宽度，所述最大第二宽度小于所述最大第一宽度。

根据一些示例实施例，一种半导体器件可以包括：衬底；器件隔离层，所述器件隔离层位于所述衬底上，所述器件隔离层限定有源图案，并且所述有源图案沿第一方向延伸；沟道图案，所述沟道图案位于所述有源图案上，所述沟道图案的顶表面高于所述器件隔离层的顶表面；源极/漏极图案，所述源极/漏极图案位于所述有源图案上，所述源极/漏极图案包括在所述第一方向上具有最大第一宽度的区域，并且所述源极/漏极图案与所述沟道图案直接接触；栅电极，所述栅电极位于所述沟道图案上，并且在与所述第一方向相交的第二方向上延伸；以及非晶区，所述非晶区位于所述有源图案中，所述非晶区位于所述源极/漏极图案下方。

根据一些示例实施例，一种半导体器件可以包括：衬底；器件隔离层，所述器件隔离层位于所述衬底上并限定有源图案，并且所述有源图案的上部部分竖直地突出超出所述器件隔离层；成对的源极/漏极图案，所述成对的源极/漏极图案位于所述有源图案的上部部分上，所述成对的源极/漏极图案在第一方向上彼此间隔开；沟道图案，所述沟道图案位于所述成对的源极/漏极图案之间；栅电极，所述栅电极位于所述沟道图案的顶表面和相对的侧壁上，所述栅电极在与所述第一方向相交的第二方向上延伸；栅极介电层，所述栅极介电层位于所述沟道图案与所述栅电极之间，所述栅极介电层覆盖所述沟道图案的所述顶表面和所述相对的侧壁；有源接触，所述有源接触电连接到至少一个源极/漏极图案。所述有源图案可以包括位于所述至少一个源极/漏极图案下方的非晶区。第一宽度可以被设定为所述至少一个源极/漏极图案在所述第一方向上的最大宽度。第二宽度可以设定为所述非晶区在所述第一方向上的最大宽度。所述第二宽度可以小于所述第一宽度。

附图说明