[发明专利]半导体存储装置及其制造方法

说明书

本实施方式涉及一种半导体存储装置及其制造方法，根据一实施方式，半导体存储装置具备：衬底；多个导电层，配置在与衬底交叉的第1方向且在与第1方向交叉的第2方向上分别延伸；第1半导体层，在第1方向上延伸且与所述多个导电层对向；存储部，设置在第1半导体层与多个导电层之间，与第1半导体层及所述多个导电层的一部分一起构成存储单元；及驱动电路，驱动存储单元。多个导电层遍及以下区域形成：第1区域，配置着多个存储单元；第2区域，设置在比第1区域更靠第2方向的端部；及第3区域，与第1区域及第2区域不同；且位于第3区域的部分与位于第1区域及第2区域的部分绝缘分离。驱动电路设置在第3区域，且具备：第2半导体层，在第1方向上贯通多个导电层且在第1方向上延伸；及绝缘层，设置在第2半导体层与多个导电层之间；第2半导体层的一端经由布线与第2区域的多个导电层连接，另一端与衬底连接。

[相关申请的引用]

本申请基于2019年9月4提出申请的先前日本专利申请第2019-160949号的优先权的利益，且追求其利益，其全部内容通过引用包含在本文中。

技术领域

以下所记载的实施方式涉及一种半导体存储装置及其制造方法。

背景技术

已知有一种半导体存储装置，具备：衬底；多个导电层，配设在与衬底的表面交叉的第1方向且在与第1方向交叉的第2方向上延伸；多个绝缘层，分别设置在多个导电层之间；半导体层，在第1方向上延伸，与多个导电层及多个绝缘层在第2方向上对向；及栅极绝缘膜，设置在多个导电层与半导体层之间。

发明内容

一实施方式的半导体存储装置具备：衬底；多个导电层，配置在与所述衬底交叉的第1方向且在与所述第1方向交叉的第2方向上分别延伸；第1半导体层，在所述第1方向上延伸且与所述多个导电层对向；存储部，设置在所述第1半导体层与所述多个导电层之间，与所述第1半导体层及所述多个导电层的一部分一起构成存储单元；及驱动电路，驱动所述存储单元。所述多个导电层遍及以下区域形成：第1区域，配置着所述多个存储单元；第2区域，设置在比所述第1区域更靠所述第2方向的端部；及第3区域，与所述第1区域及所述第2区域不同；且位于所述第3区域的部分与位于所述第1区域及所述第2区域的部分绝缘分离。所述驱动电路设置在所述第3区域，且具备：第2半导体层，在所述第1方向上贯通所述多个导电层且在所述第1方向上延伸；及绝缘层，设置在所述第2半导体层与所述多个导电层之间；所述第2半导体层的一端经由布线与所述第2区域的所述多个导电层连接，另一端与所述衬底连接。

一实施方式的半导体存储装置的制造方法是在与衬底的表面交叉的第1方向上，将在与所述第1方向交叉的第2方向上延伸的多个牺牲层和多个第1绝缘层交替地积层而形成积层体；在所述积层体的第1区域、位于比所述第1区域更靠所述第2方向的端部的第2区域、及与所述第1区域及所述第2区域不同的第3区域中的所述第2区域形成阶梯部；在所述第1区域，形成在所述第1方向上延伸且与所述多个牺牲层及所述多个第1绝缘层对向的第1半导体层及存储部；在所述第3区域，形成在所述第1方向上延伸且与所述多个牺牲层及所述多个第1绝缘层对向的第2半导体层及第2绝缘层；形成将所述第3区域与所述第1区域及所述第2区域分离的在所述第1方向上延伸的槽；通过经由所述槽去除所述牺牲层而形成空腔；在所述空腔形成导电层；在所述槽形成第3绝缘层而将所述第3区域与所述第1区域及所述第2区域绝缘。

附图说明

图1是表示第1实施方式的半导体存储装置的示意性构成的等效电路图。

图2是第1实施方式的半导体存储装置的示意性俯视图。

图3是图2的A部的放大图。

图4是将图3的B-B'线处所示的部分切断，朝箭头方向观察所得的示意性剖视图。

图5是将图3的C-C'线处所示的部分切断，朝箭头方向观察所得的示意性剖视图。

图6是将图3的D-D'线处所示的部分切断，朝箭头方向观察所得的示意性立体图。