[发明专利]一种PCB板中避免走线与阻焊层重叠的方法及系统

说明书

本申请公开了一种PCB板中避免走线与阻焊层重叠的方法及系统，该方法包括：导入元件，完成布线；判断PCB板中元件焊盘阻焊层的面积是否≥元件焊盘的面积；如果是，检测PCB板的top面上是否有露铜，生成第一检测信息；检测PCB板的bottom面上是否有露铜，生成第二检测信息；根据第一检测信息和第二检测信息，生成检测报告，检测报告中包括：层面信息和元件焊盘中心坐标。根据层面信息和元件焊盘中心坐标，调整走线位置。该系统包括：布线模块、判断模块、第一检测模块、第二检测模块、检测报告生成模块和调整模块。通过本申请能够更加准确而快速地调整走线，避免走线与阻焊层重叠。

技术领域

本申请涉及PCB(Printed Circuit Board，印制电路板)设计技术领域，特别是涉及一种PCB板中避免走线与阻焊层重叠的方法及系统。

背景技术

在PCB设计中，PCB板上的solder mask层(阻焊层)需要打开，即：元件焊盘需要露铜，以便于焊接。而solder mask层通常比元件焊盘大。在PCB布线时，如果走线放置于solder mask区域，就会导致成品PCB板走线裸露，从而引发短路、刮伤以及走线被腐蚀等现象，进而导致PCB板报废。因此，在PCB设计中如何避免走线与阻焊层重叠，从而避免露铜，是个重要问题。

目前，在PCB板中检测露铜的方法，通常是人工检查。即：人工通过肉眼辨识每条走线与solder mask层是否有重叠。

然而，目前避免走线与阻焊层重叠的方法中，由于人工肉眼检测，工作量较大，检测效率太低。而且由于人工检测，容易发生误差，导致检测结果不够准确，从而导致PCB设计出现问题。

发明内容

本申请提供了一种PCB板中避免走线与阻焊层重叠的方法及系统，以解决现有技术中避免走线与阻焊层重叠方法，检测效率较低和检测结果不够准确的问题。

为了解决上述技术问题，本申请实施例公开了如下技术方案：

一种PCB板中避免走线与阻焊层重叠的方法，所述方法包括：

导入元件，完成布线；

判断PCB板中元件焊盘的阻焊层与其所匹配的元件焊盘是否满足：元件焊盘阻焊层的面积≥元件焊盘的面积；

如果是，检测PCB板的top面上是否有露铜，生成第一检测信息；

检测PCB板的bottom面上是否有露铜，生成第二检测信息；

根据第一检测信息和第二检测信息，生成检测报告，所述检测报告中包括：层面信息和元件焊盘中心坐标，所述层面信息包括：top面或者bottom面；

根据所述层面信息和元件焊盘中心坐标，调整走线位置。

可选地，所述检测PCB板的top面上是否有露铜，生成第一检测信息，包括：

获取PCB板top面上第一元件焊盘的位置和形状；

根据所述第一元件焊盘的位置，确定所述第一元件焊盘所匹配的阻焊层；

获取所述第一元件焊盘所匹配的阻焊层的形状；

将所述第一元件焊盘所匹配的阻焊层映射到所述第一元件焊盘上，形成第一图形，所述第一图形为top面上第一元件焊盘以外的阻焊层部分；

判断所述第一图形上是否有露铜；

如果有，发出报错信息，并记录与所述第一图形距离最近的第一元件焊盘的位置坐标；

如果没有，记录top pass结果。

可选地，判断所述第一图形上是否有露铜的方法，包括：

根据所获取的命令，打开top走线层；