[发明专利]修正掩膜图案的方法

说明书

本申请公开了一种修正掩膜图案的方法，其包括：提供原始掩膜，原始掩膜都包括基底和基底上方的图案结构，图案结构定义原始掩膜图案，原始掩膜图案都包括子图形；将基底缺陷都投影至辅助平面以形成缺陷投影；基于缺陷投影的位置在辅助平面上定义划片槽区域，划片槽区域将辅助平面分割为与子图形相对应的芯片区域，划片槽区域内的缺陷投影的数量大于芯片区域内的缺陷投影的数量；将原始掩膜图案的子图形都投影至各自所对应的芯片区域以在辅助平面上形成与芯片区域相对应的子图形投影；基于子图形投影在辅助平面上的位置分别调整每个子图形投影所对应的子图形在相应原始掩膜图案中的位置。本申请所公开的方法减少了基底缺陷对EUV光刻工艺的影响。

技术领域

本申请涉及半导体制造领域，尤其涉及一种修正掩膜图案的方法。

背景技术

随着光刻分辨率达到10nm以下，极远紫外(Extreme Ultraviolet，EUV)光刻工艺被引入，使得摩尔定律得以延续。EUV波长约为13.5nm，这是常规透镜无法偏转的。因此，在EUV光刻工艺中，通常采用反射的方式来形成光路。

作为EUV光刻工艺中的重要一环，EUV掩膜的基底在制造阶段难免会产生缺陷。例如，不平整的基底会使EUV光的反射偏离原来的传播路径，从而使得掩膜图案在转移至晶圆时产生偏差。

因此，需要一种新的方法来修正掩膜图案以减少基底中的缺陷对EUV光刻工艺的影响。

发明内容

在下文中给出了关于本申请的简要概述，以便提供关于本申请的某些方面的基本理解。应当理解，该部分并不意图确定本申请的关键或重要部分，也不是意图限定本申请的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。

鉴于以上所述现有技术的缺点，本申请提供一种修正掩膜图案的方法，以减少基底中的缺陷对EUV光刻工艺的影响。

本申请提供一种修正掩膜图案的方法，包括：提供一个或多个原始掩膜，每个原始掩膜都包括基底和位于所述基底上方的图案结构，所述图案结构具有原始掩膜图案，每个原始掩膜图案都包括一个或多个子图形，至少一个基底具有基底缺陷；将所有基底缺陷投影至辅助平面以形成一个或多个缺陷投影；基于所述一个或多个缺陷投影的位置在所述辅助平面上定义划片槽区域，所述划片槽区域将所述辅助平面分隔为与所述一个或多个子图形相对应的一个或多个芯片区域，所述划片槽区域内的缺陷投影的数量大于所述一个或多个芯片区域内的缺陷投影的数量；将所有原始掩膜图案的子图形都投影至各自所对应的芯片区域以在所述辅助平面上形成与所述一个或多个芯片区域相对应的一个或多个子图形投影；以及基于所述一个或多个子图形投影在所述辅助平面上的位置分别调整每个子图形投影所对应的一个或多个子图形在相应原始掩膜图案中的位置。

可选地，所述方法还包括：在形成与所述一个或多个芯片区域相对应的一个或多个子图形投影之后，基于所述一个或多个子图形投影与所述一个或多个缺陷投影的位置关系调整所述一个或多个子图形投影在所述辅助平面上的位置以减少与所述一个或多个子图形投影重叠的缺陷投影的数量。

可选地，基于所述一个或多个子图形投影与所述一个或多个缺陷投影的位置关系调整所述一个或多个子图形投影在所述辅助平面上的位置以减少与所述一个或多个子图形投影重叠的缺陷投影的数量包括：基于每个芯片区域内的子图形投影和缺陷投影的位置关系建立所述每个芯片区域的缺陷影响度函数；利用所述缺陷影响度函数获得所述子图形投影在所述辅助平面上的新位置；以及将所述子图形投影位移至所述新位置。

可选地，基于所述每个芯片区域内的子图形投影和缺陷投影的位置关系建立所述每个芯片区域的缺陷影响度函数包括：将所述每个芯片区域划分为多个坐标格；分别确定每个坐标格与所述子图形投影的位置关联度；分别确定每个坐标格与所述缺陷投影的位置关联度；基于每个坐标格与所述子图形投影的位置关联度以及每个坐标格与所述缺陷投影的位置关联度确定确定每个坐标格的缺陷影响度；以及根据每个坐标格的缺陷影响度生成所述每个芯片区域的缺陷影响度函数。