[发明专利]动态电压供应电路及包括其的非易失性存储器件

权利要求书

1.一种动态电压供应电路，其包括：

电压放大/输出电路，其被配置为接收第一时钟信号和第二时钟信号，以在所述第一时钟信号具有低电平时生成大于供电电压的动态供电电压；以及

动态电压输出电路，其被配置为在所述第一时钟信号具有低电平时输出所述动态供电电压，并且被配置为在所述第一时钟信号具有高电平时输出接地电压。

2.根据权利要求1所述的动态电压供应电路，其中，所述电压放大/输出电路包括：

第一电容器，其耦接在所述第一时钟信号的供应线与第一节点之间；

第二电容器，其耦接在所述第二时钟信号的供应线与第二节点之间；

第一NMOS晶体管，其具有耦接至所述第二节点的栅极、耦接至供电电压端子的漏极以及耦接至所述第一节点的源极；以及

第二NMOS晶体管，其具有耦接至所述第一节点的栅极、耦接至所述供电电压端子的漏极以及耦接至所述第二节点的源极。

3.根据权利要求2所述的动态电压供应电路，其中，所述第一时钟信号的高电平时段与所述第二时钟信号的高电平时段不重叠。

4.根据权利要求3所述的动态电压供应电路，其中，所述第一时钟信号的高电平时段和所述第二时钟信号的高电平时段交替生成。

5.根据权利要求2所述的动态电压供应电路，其中，所述动态电压输出电路包括：

第一PMOS晶体管，其具有耦接至所述第一时钟信号的供应线的栅极、耦接至所述动态供电电压的输出线的漏极以及耦接至所述第二节点的源极；以及

第三NMOS晶体管，其具有耦接至所述第一时钟信号的供应线的栅极、耦接至所述动态供电电压的输出线的漏极以及耦接至接地电压端子的源极。

6.根据权利要求2所述的动态电压供应电路，其中，所述动态电压输出电路包括：

第一PMOS晶体管，其具有耦接至所述第二时钟信号的供应线的栅极、耦接至所述动态供电电压的输出线的漏极以及耦接至所述第一节点的源极；以及

第三NMOS晶体管，其具有耦接至所述第二时钟信号的供应线的栅极、耦接至所述动态供电电压的输出线的漏极以及耦接至接地电压端子的源极。

7.一种非易失性存储器件，其包括：

动态电压供应电路，其被配置为包括电压放大/输出电路和动态电压输出电路，其中，所述电压放大/输出电路接收第一时钟信号和第二时钟信号，以在所述第一时钟信号具有低电平时生成大于供电电压的动态供电电压，以及其中，所述动态电压输出电路在所述第一时钟信号具有低电平时输出所述动态供电电压，而在所述第一时钟信号具有高电平时输出接地电压。

非易失性存储单元，其耦接在连接至具有所述动态供电电压的动态电压供应线的位线与接地电压端子之间；以及

感测放大电路，其被配置为响应于在所述位线处诱发的位线电压而选择性地输出所述动态供电电压和接地电压中的任意一个。

8.根据权利要求7所述的非易失性存储器件，其中，所述电压放大/输出电路包括：

第一电容器，其耦接在所述第一时钟信号的供应线与第一节点之间；

第二电容器，其耦接在所述第二时钟信号的供应线与第二节点之间；

第一NMOS晶体管，其具有耦接至所述第二节点的栅极、耦接至供电电压端子的漏极以及耦接至所述第一节点的源极；以及

第二NMOS晶体管，其具有耦接至所述第一节点的栅极、耦接至所述供电电压端子的漏极以及耦接至所述第二节点的源极。

9.根据权利要求8所述的非易失性存储器件，其中，所述第一时钟信号的高电平时段与所述第二时钟信号的高电平时段不重叠。

10.根据权利要求9所述的非易失性存储器件，其中，所述第一时钟信号的高电平时段和所述第二时钟信号的高电平时段交替生成。