[发明专利]半导体结构的形成方法及半导体结构

说明书

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法及半导体结构。所述半导体结构的形成方法包括如下步骤：形成互连层以及覆盖于所述互连层表面的导电层；形成覆盖所述导电层背离所述互连层表面的保护层；形成贯穿所述保护层和所述导电层的沟槽；填充介质层于所述沟槽内，并于所述介质层中形成空气隙，所述空气隙自所述导电层中的所述沟槽内延伸至所述保护层中的所述沟槽内。本发明一方面，减少甚至是避免了在所述导电层中出现削角和倒线的现象；另一方面，空气隙高度的增大降低了金属层发生裂缝的风险。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法及半导体结构。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体结构，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

随着DRAM等半导体结构的特征尺寸持续减小，后段金属互连电阻电容(ResistorCapacitor，RC)延迟呈现显著增加的趋势。为了减少RC延迟，当前的主要做法是引入低介电常数的材料。然而，在刻蚀金属形成沟槽以填充低介电常数的材料的过程中，经常会造成金属削角和/或金属倒线现象。另外，虽然在填充低介电常数材料的过程中形成空气间隙有助于降低金属互连线间的寄生电容，但是，当前形成的空气隙高度较低，从而导致金属发生裂缝的风险增大。

因此，如何减少金属在刻蚀过程中出现削角和倒线的现象，同时降低金属发生裂缝的风险，以改善半导体结构的性能，是当前亟待解决的技术问题。

发明内容

本发明提供一种半导体结构的形成方法及半导体结构，用于解决现有的半导体结构在形成金属互连线时易出现金属削角和倒线的问题，并降低金属层发生裂缝的风险，改善半导体结构的性能。

为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括如下步骤：

形成互连层以及覆盖于所述互连层表面的导电层；

形成覆盖所述导电层背离所述互连层表面的保护层；

形成贯穿所述保护层和所述导电层的沟槽；

填充介质层于所述沟槽内，并于所述介质层中形成空气隙，所述空气隙自所述导电层中的所述沟槽内延伸至所述保护层中的所述沟槽内。

可选的，所述互连层包括多个互连线以及位于相邻所述互连线之间的隔离层；形成互连层以及覆盖于所述互连层表面的导电层的具体步骤包括：

形成第一粘附层于所述互连层表面；

沉积金属材料于所述第一粘附层背离所述互连层的表面，形成所述导电层。

可选的，形成覆盖所述导电层背离所述互连层表面的保护层的具体步骤包括：

形成第二粘附层于所述导电层背离所述第一粘附层的表面；

沉积介电材料于所述第二粘附层表面，形成所述保护层。

可选的，沉积介电材料于所述第二粘附层表面的具体步骤包括：

采用等离子体增强化学气相沉积工艺或高密度等离子体化学气相沉积工艺沉积介电材料于所述第二粘附层表面。

可选的，所述保护层的材料为氧化物材料、氮化物材料、氮氧化物材料中的一种或者两种以上的组合。

可选的，形成贯穿所述保护层和所述导电层的沟槽的具体步骤包括：